(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-64236

(43)公開日 平成9年(1997)3月7日

(51) Int.Cl.⁶

H01L 23/28

識別記号

庁内整理番号

FΙ

HO1L 23/28

技術表示箇所

Α

審査請求 未請求 請求項の数51 OL (全 37 頁)

(21)出願番号

(22)出顧日

特願平7-213176

平成7年(1995)8月22日

(71) 出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 加藤 猛

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 徳田 正秀

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 柳生 正義

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 弁理士 小川 勝男

最終質に続く


(54)【発明の名称】 チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング

(57)【要約】

【目的】 本発明はチップ サイズ パッケージに関し、特に高密度且つ高信頼な接続と低コスト生産に好適なパッケージング技術を提供する。

【構成】 チップ (10)を同じサイズのラミネート配線基板 (20) ヘダイレクト スルー ホール (30) によりフリップ チップ接続し、両者のギャップをアンダーフィル (40) で埋め、配線 (21~24) とヴァイア ホール (31)を介して外部端子 (50)へ接続し、開口 (61)を除いてエンカプラント (60)により被覆する。

【効果】 チップ接続と端子の高密度エリア アレイ接続が可能になり、低誘電率化と内部配線長の短縮によりディレイとノイズが削減され、アンダーフィルとエンカプスラントにより耐応力、耐湿信頼性が向上する。



【特許請求の範囲】

【請求項1】接続パッドを有する集積回路チップと、 配線とヴァイア/スルー ホールを有し、前記集積回路 チップに実効的に等しいエリア サイズを有するラミネ 一ト配線基板と、

前記接続パッドから直接的に前記配線へ接続される前記 ヴァイア/スルー ホールからなるフリップ チップ コネクションと、

前記集積回路チップと前記ラミネート配線基板のギャッ プを充満するアンダーフィルと、

前記配線または前記ヴァイア/スルー ホールを介在 し、前記フリップ チップ コネクションへ相互接続さ れる外部端子と、

前記外部端子の位置に開口を有し、前記ラミネート配線 基板を保護するエンカプスラントと、

を有することを特徴とするチップ サイズ パッケー ジ。

【請求項2】接続パッドを有する集積回路チップと、 配線とヴァイア/スルー ホールを有し、前記集積回路 チップに実効的に等しいエリア サイズを有するラミネ 20 ート配線基板と、

前記接続パッドから直接的に前記配線へ接続される前記 ヴァイア/スルー ホールからなるフリップ チップ コネクションと、

前記集積回路チップと前記ラミネート配線基板のギャッ プを充満するアンダーフィルと、

前記ヴァイア/スルーホールまたは前記フリップチップ コネクションに対してシフトされ、前記配線または前記 ヴァイア/スルー ホールを介在し、前記フリップ チ ップ コネクションへ相互接続される外部端子と、

前記外部端子の位置に開口を有し、前記ラミネート配線 基板を保護するエンカプスラントと、

を有することを特徴とするチップ サイズ パッケー

【請求項3】請求項1記載のチップ サイズ パッケー ジにおいて、

前記接続パッドから前記外部端子へ達する相互接続経路 は、前記アンダーフィルと前記配線基板とのそれぞれの 厚さの合計厚さより長いチップ サイズ パッケージ。

【請求項4】請求項1記載のチップ サイズ パッケー 40 ージにおいて、 ジにおいて、

前記ヴァイア/スルー ホールは、導体カラム、または 導体サイドウォールと誘電体インナーフィルとにより密 に充満されるチップ サイズ パッケージ。

【請求項5】請求項1記載のチップ サイズ パッケー ジにおいて、

前記フリップ チップ コネクションまたは前記外部端 子は、弾性体コアと導体オーヴァコートとから成るチッ プーサイズ パッケージ。

【請求項6】請求項1記載のチップ サイズ パッケー 50 【請求項16】請求項1記載のチップ サイズ パッケ

ジにおいて、

前記アンダーフィルは、前記フリップ・チップ コネク ションに実効的に整合する熱膨張係数を持つチップ サ イズ パッケージ。

【請求項7】請求項1記載のチップ サイズ パッケー ジにおいて、

前記配線基板は、前記フリップ チップ コネクション の直径に対する前記外部端子の直径の比率をγとして、 $3(\gamma + 5)/(\gamma + 1) \le \alpha \le 3(\gamma + 35)/(\gamma + 7)$ 10 満たす熱膨張係数 α (ppm/K) を持つチップ サイ ズ パッケージ。

【請求項8】請求項1記載のチップ サイズ パッケー ジにおいて、

前記配線基板は、前記外部端子の直径の10倍以下の厚 さを持つチップ サイズ パッケージ。

【請求項9】請求項1記載のチップ サイズ パッケー ジにおいて、

前記エンカプスラントは、前記スルー ホールを閉塞す る構造を有するチップサイズ パッケージ。

【請求項10】請求項1記載のチップ サイズ パッケ ージにおいて、

前記スルー ホールは、スタックト ヴァイア ホール から成るチップ サイズ パッケージ。

【請求項11】請求項1記載のチップ サイズ パッケ ージにおいて、

前記配線は、前記配線基板の側面より内在するチップ サイズ パッケージ。

【請求項12】請求項1記載のチップ サイズ パッケ ージにおいて、

30 前記エンカプスラントは、前記集積回路チップと、前記 アンダーフィルと、前記配線基板との側面を保護する構 造を有するチップ サイズ パッケージ。

【請求項13】請求項1記載のチップ サイズ パッケ ージにおいて、

前記外部端子は、前記配線へインタースティシャル ヴ ァイア、ホールにより接続され、前記エンカプスラント、 は前記配線基板の誘電層から成るチップ サイズ パッ

【請求項14】請求項1記載のチップ サイズ パッケ

前記フリップ チップ コネクションは、前記配線へ接。 続されるインタースティシャル ヴァイア ホールから なるチップ サイズ パッケージ。

【請求項15】請求項1記載のチップ サイズ パッケ ージにおいて、

前記ラミネート配線基板は低弾性率を持つラミネートか ら成り、前記アンダーフィルまたは前記エンカプスラン トは低弾性率を持つ接着剤から成るチップ サイズ パ ッケージ。

2

ージにおいて、

前記配線基板は、その信号ライン層とパワー/グランド プレーンと低誘電層とから成る信号伝送路と、パワー /グランド プレーンと高誘電層とから成るデカップリ ング キャパシタとを有するチップ サイズ パッケー

【請求項17】請求項1記載のチップ サイズ パッケージにおいて、

前記配線基板は、該基板の高抵抗層から成る終端抵抗を 有するチップ サイズパッケージ。

【請求項18】請求項1記載のチップ サイズ パッケージにおいて、

前記配線基板は、前記集積回路チップ上の配線より低負荷である配線から成るイントラチップ ハイウェイを有し、該イントラチップハイウェイは前記フリップ チップ コネクションまたは前記ヴァイア/スルー ホールを介して前記接続パッドを他の接続パッドへ相互接続するチップ サイズ パッケージ。

【請求項19】請求項1記載のチップ サイズ パッケージにおいて、

前記集積回路チップは共通の前記配線へ接続される複数 の前記接続パッドを有し、

前記外部端子は前記接続パッドより大きいエリア サイズを有し、より広いピッチを以て整列されるチップ サイズ パッケージ。

【請求項20】請求項1記載のチップ サイズ パッケージにおいて、

前記接続パッドは前記集積回路チップの表面に群をなし て局在し、

前記外部端子は前記接続パッドより広いピッチを以て、 前記配線基板の表面に実効的に均等にアレイ状に離散す るチップ サイズ パッケージ。

【請求項21】請求項1記載のチップ サイズ パッケージにおいて、

前記外部端子は、表面実装型であり、ボール、カラム、マイクロピン、またはランドのグリッド アレイから成るチップ サイズ パッケージ。

【請求項22】請求項1記載のチップ サイズ パッケージにおいて、

前記外部端子は、0.3 mm以上から1.0 mm以下までの0.1 mm刻み、または10 mil以上から40 mil以下までの10 mil刻みの端子ピッチを以て配列される正方格子または面心格子のグリッド アレイから成るチップ サイズ パッケージ。

【請求項23】請求項1記載のチップ サイズ パッケージにおいて、

前記パッケージの外形は、3 mm角から25 mm角までの1 mm刻みの正方形、または3×7 mm²から、4×9 mm²、5×12 mm²、6×14 mm²、7×16 mm²、8×18 mm²、9×21 mm²、10×23 m

 m^2 、 $1.1 \times 2.5 \text{ mm}^2$ までの縦横各 $\pm 1 \text{ mm}$ の範囲の長 方形から成るチップ サイズ パッケージ。

【請求項24】請求項1記載のチップ サイズ パッケージにおいて、

前記集積回路チップは、その背面に取り付けられるヒート スプレッダ、ヒート シンク、またはフィンを有するチップ サイズ パッケージ。

【請求項25】請求項1記載のチップ サイズ パッケージにおいて、

10 前記アンダーフィルは、前記集積回路チップを前記配線 基板へフリップ チップ ダイ アタッチする接着剤か ら成り、

前記フリップ チップ コネクションは、前記接続パッドから直に前記アンダーフィルを貫通し、前記配線へ接続されるダイレクト スルー ホールから成るチップサイズ パッケージ。

【請求項26】接続パッドを有する集積回路チップと、配線とヴァイア/スルー ホールを有し、前記集積回路 チップに実効的に等しいエリア サイズを有するラミネ 20 一ト配線基板と、

前記接続パッドをインターステイシャル ヴァイア ホールを介在して前記配線または前記ヴァイア/スルーホールへ接続するバンプから成るフリップ チップ コネクションと、

前記集積回路チップと前記ラミネート配線基板のギャップを充満し前記バンプを補強する接着剤からなるアンダーフィルと、

前記配線または前記ヴァイア/スルー ホールを介在 し、前記フリップ チップ コネクションへ相互接続さ 30 れる外部端子と、

前記外部端子の位置に開口を有し、前記ラミネート配線 基板を保護するエンカプスラントと、

を有することを特徴とするチップ サイズ パッケージ

【請求項27】接続パッドを有する集積回路チップと、 誘電層と導体層とから成り、前記集積回路チップに実効 的に等しいエリア サイズを有し、前記集積回路チップ がフリップ チップ ダイ アタッチされるラミネート 配線基板と、

前記外部端子は、0.3 mm以上から1.0 mm以下まで 40 前記接続パッドを前記導体層に接続するダイレクト ヴの0.1 mm刻み、または10 mi1以上から40 mi ナイア ホールと、

前記導体層または前記ダイレクト ヴァイア ホールを 介在し、前記接続パッドへ相互接続される外部端子と、 前記外部端子の位置に開口を有し、前記ラミネート配線 基板を保護するエンカプスラントと、

を有することを特徴とするチップ サイズ パッケー

【請求項28】請求項1記載のチップ サイズ パッケージにおいて、

50 前記配線基板は、複数の集積回路チップを搭載可能にす

るため、各集積回路チップのエリアサイズの合計に実効 的に等しいエリア サイズを有するチップ サイズ パ ッケージ

【請求項29】請求項1記載のチップ サイズ パッケ ージにおいて、

前記配線基板は、信号配線層数2以上、信号配線層の誘 電率4以下、ラインピッチ0.2mm以下、ヴァイア/ スルー ホール径 0.3 mm以下、熱膨張係数 15以下 の構造及び特性を有するチップ サイズ パッケージ。

【請求項30】請求項1記載のチップ サイズ パッケ 10 て、 ージにおいて、

前記配線基板は、フィルム積層型ラミネート基板、また はピルドアップ型ラミネート基板、または転写型ラミネ 一ト基板から成るチップ サイズ パッケージ。

【請求項31】請求項1記載のチップ サイズ パッケ ージにおいて、

前記配線基板の誘電体、前記アンダーフィル、および前 記エンカプスラントは、エポキシ系樹脂、ポリイミド系 樹脂、マレイミド系樹脂、ビスマレイミド系樹脂、フッ ール系樹脂、ビフェニール系樹脂、または前記樹脂との 混合材、または前記樹脂にガラス/シリカ/アラミドの 繊維またはシリカ/セラミック/ポリマ/エラストマの フィラを添加する複合材から成るチップ サイズ パッ ケージ。

【請求項32】請求項1記載のチップ サイズ パッケ ージにおいて、

前記配線とヴァイア/スルー ホール、および前記配線 基板のベースは、銅、金、アルミ、インバ、モリブデ れら金属との合金または複合金属から成るチップ サイ ズ パッケージ。

【請求項33】請求項1記載のチップ サイズ パッケ ージにおいて、

前記フリップ チップ コネクションまたは前記外部端 子は、金、銀、銅、アルミ、ニッケルまたは半田から成 る金属、またはこれら金属との合金または複合金属、ま たは前記金属をコア、外殻、またはフィラとするポリマ との複合材から成るチップ サイズ パッケージ。

【請求項34】請求項1記載のチップ サイズ パッケ 40 て、 ージにおいて、

前記外部端子、または前記開口における前記配線または 前記ヴァイア/スルーホールは、半田に対するパリア メタル層を有するチップ サイズ パッケージ。

【請求項35】接続パッドを有する集積回路チップと、 配線とヴァイア/スルー ホールを有し、前配集積回路 チップに実効的に等しいエリア サイズを有するラミネ 一ト配線基板と、

前記接続パッドから直接的に前記配線へ接続される前記 ヴァイア/スルー ホールからなるフリップ チップ

コネクションと、

前記集積回路チップと前記ラミネート配線基板のギャッ プを充満するアンダーフィルと、

前記配線または前記ヴァイア/スルー ホールを介在 し、前記フリップ チップ コネクションへ相互接続さ れる外部端子と、

前記外部端子の位置に開口を有し、前記ラミネート配線 基板を保護するエンカプスラントと、

を有するチップ サイズ パッケージの製造方法であっ

予め前記配線と前記ヴァイア/スルー ホールが形成さ れた前記配線基板へ、前記アンダーフィルと成る接着フ ァイルを接着する工程と、

該接着フィルムを接着された配線基板へ、ダイレクト スルー ホールと成る穴を加工する工程と、

該工程と前後して、前記配線基板へ前記集積回路チップ を接着してフリップチップ ダイ アタッチする工程 と、

前記穴へ導体を形成し、前記フリップ チップ コネク 素系樹脂、ウレタン系樹脂、シリコーン系樹脂、フェノ 20 ションにより前記接続パッドを前記配線へ接続する工程

> を有することを特徴とするチップ サイズ パッケージ の製造方法。

> 【請求項36】接続パッドを有する集積回路チップと、 配線とヴァイア/スルー ホールを有し、前記集積回路 チップに実効的に等しいエリア サイズを有するラミネ ート配線基板と、

前記接続パッドをインターステイシャル ヴァイア ホ ールを介在して前記配線または前記ヴァイア/スルー ン、ニッケル、クロム、チタン、タングステンまたはこ 30 ホールへ接続するバンプから成るフリップ チップ コ ネクションと、

> 前記集積回路チップと前記ラミネート配線基板のギャッ プを充満するアンダーフィルと、

> 前記配線または前記ヴァイア/スルー ホールを介在 し、前記フリップ チップ コネクションへ相互接続さ れる外部端子と、

> 前記外部端子の位置に開口を有し、前記ラミネート配線 基板を保護するエンカプスラントと、

を有するチップ サイズ パッケージの製造方法であっ

前記パンプを前記接続パッド、または前記配線基板に予 め形成された前記配線または前記ヴァイア/スルー ホ ールへ形成する工程と、

前記パンプから成る前記フリップ チップ コネクショ ンにより、前記接続パッドと前記配線または前記ヴァイ ア/スルー ホールを接続する工程と、

前記ギャップ及び前記配線基板の表面へ、それぞれ前記 アンダーフィル及び前記エンカプスラントとなる接着剤 を供給する工程と、

50 を有することを特徴とするチップ サイズ パッケージ

6

の製造方法。

【請求項37】接続パッドを有する集積回路チップと、 配線とヴァイア/スルー ホールを有し、前記集積回路 チップに実効的に等しいエリア サイズを有するラミネ 一ト配線基板と、

前記接続パッドから直接的に前記配線へ接続される前記 ヴァイア/スルー ホールからなるフリップ チップ コネクションと.

前記集積回路チップと前記ラミネート配線基板のギャッ プを充満するアンダーフィルと、

前記配線または前記ヴァイア/スルー ホールを介在 し、前記フリップ チップ コネクションへ相互接続さ れる外部端子と、

前記外部端子の位置に開口を有し、前記ラミネート配線 基板を保護するエンカプスラントと、

を有するチップ サイズ パッケージの製造方法であっ て、

前記エンカプスラントと成る保護フィルムへ前記開口を 加工する工程と、

前記配線基板へ前記保護フィルムを接着する工程と、 前記開口に位置する前記配線または前記ヴァイア/スル 一 ホールへ、前記外部端子を形成する工程と、

を有することを特徴とするチップ サイズ パッケージ の製造方法。

【請求項38】接続パッドを有する集積回路チップと、 配線とヴァイア/スルー ホールを有し、前記集積回路 チップに実効的に等しいエリア サイズを有するラミネ 一ト配線基板と、

前記接続パッドから直接的に前記配線へ接続される前記 ヴァイア/スルー ホールからなるフリップ チップ コネクションとこ

前記集積回路チップと前記ラミネート配線基板のギャッ プを充満するアンダーフィルと、

前記配線または前記ヴァイア/スルー ホールを介在 し、前記フリップ チップ コネクションへ相互接続さ れる外部端子と、

前記外部端子の位置に開口を有し、前記ラミネート配線 基板を保護するエンカプスラントと、

を有するチップ サイズ パッケージの製造方法であっ τ.

前記配線基板へ前記エンカプスラントとなる接着剤を供 給する工程と、

該工程と同時にまたはその後に前記接着剤へ開口を加工 する工程と、

該開口に位置する前記配線または前記ヴァイア/スルー ホールへ、前記外部端子を形成する工程、または前記 供給する工程より前に前記配線基板に予め形成された配 線へ外部端子を形成しておく工程と、

を有することを特徴とするチップ サイズ パッケージ の製造方法。

【請求項39】接続パッドを有する集積回路チップと、 配線とヴァイア/スルー ホールを有し、前記集積回路

R

チップに実効的に等しいエリア サイズを有するラミネ 一ト配線基板と、

前記接続パッドから直接的に前記配線へ接続される前記 ヴァイア/スルー ホールからなるフリップ チップ コネクションと。

前記集積回路チップと前記ラミネート配線基板のギャッ プを充満するアンダーフィルと、

10 前配配線または前記ヴァイア/スルー ホールを介在 し、前記フリップ チップ コネクションへ相互接続さ れる外部端子と、

前記外部端子の位置に開口を有し、前記ラミネート配線 基板を保護するエンカプスラントと、

を有するチップ サイズ パッケージの製造方法であっ て、

前記配線、前記ヴァイア/スルー ホール、前記フリッ プ チップ コネクション、および前記外部端子を成す 導体をアディティヴ選択めっきにより形成することを特 20 徴とするチップ サイズ パッケージの製造方法。

【請求項40】接続パッドを有する集積回路チップと、 配線とヴァイア/スルー ホールを有し、前記集積回路 チップに実効的に等しいエリア サイズを有するラミネ 一ト配線基板と、

前記接続パッドから直接的に前記配線へ接続される前記 ヴァイア/スルー ホールからなるフリップ チップ コネクションと、

前記集積回路チップと前記ラミネート配線基板のギャッ プを充満するアンダーフィルと、

30 前記配線または前記ヴァイア/スルー ホールを介在 し、前記フリップ チップ コネクションへ相互接続さ れる外部端子と、

前記外部端子の位置に開口を有し、前記ラミネート配線 基板を保護するエンカプスラントと、から成るチップサ イズ パッケージを搭載しており、

前記外部端子を接続され、端子ピッチより狭い配線ピッ チを以てルーティングされるインターコネクションから 成る、前記ラミネート配線基板より大きいエリア サイ ズを持つ二次配線基板を有することを特徴とするセカン 40 ド レヴェルパッケージング。

【請求項41】請求項40記載のセカンド レヴェル パッケージングにおいて、

前記二次配線基板は、前記インターコネクションを成す アドヴァンスト配線層と、より広い配線ピッチを以てル ーティングされる基板ベースとから成るセカンド レヴ ェルーパッケージング。

【請求項42】請求項40記載のゼカンド レヴェル パッケージングにおいて、

前記チップサイズパッケージと、これとは別個のパッケ 150 ージとが、互いに接近して配置され、前記二次配線基板

の低誘電率層にある前記インターコネクションにより相 互接続されるセカンド レヴェル パッケージング。

【請求項43】請求項40記載のセカンド レヴェル パッケージングにおいて、

前記ラミネート配線基板は、パワー/グランド プレー ン間にデカップリングキャパシタを備え、前記二次配線 基板は前記デカップリング キャパシタに接続される、 より大きい容量の二次デカップリング キャパシタを備 えるセカンドレヴェル パッケージング。

【請求項44】請求項40記載のセカンド レヴェル パッケージングにおいて、

前記集積回路チップの熱膨張係数をα0、前記二次基板 の熱膨張係数をα2、前記フリップ チップ コネクシ ョンの直径に対する前記外部端子の直径の比率をγとし て、前記ラミネート配線基板は(γα0+α2)/(γ+1)≦ α 1 ≦ (γ α 0 + 7 α 2) / (γ + 7)を満たす熱膨張係数 α1を持つセカンド レヴェル パッケージング。

【請求項45】請求項40記載のセカンド レヴェル パッケージングにおいて、

セカンド レヴェルパッケージング。

【請求項46】請求項40記載のセカンド レヴェル パッケージングにおいて、

前記二次配線基板はラミネート基板、アドヴァンスト/ ラミネート基板、セラミック基板、ラミネート/セラミ ック基板、デポジット/セラミック基板、ラミネート/ シリコン基板、またはデポジット/シリコン基板から成 るセカンド レヴェル パッケージング。

【請求項47】請求項40記載のセカンド レヴェル パッケージングにおいて、

前記外部端子より低融点の半田から成り、前記外部端子 を前記インターコネクションへ接続するジョイントを有 するセカンド レヴェル パッケージング。

【請求項48】請求項40記載のセカンド レヴェル パッケージングにおいて、

前記外部端子を前記インターコネクションへ接続する、 スプリング コンタクトまたは導電性エラストマから成 るエリア アレイ ソケットを有するセカンドレヴェル パッケージング。

【請求項49】請求項40記載のセカンド レヴェル パッケージングにおいて、

前記チップ サイズ パッケージと別個のパッケージと の背面に共通に取り付けられるヒート スプレッダ、ヒ ート シンク、またはフィンを有するセカンドレヴェル パッケージング。

【請求項50】請求項40記載のセカンド レヴェル パッケージングにおいて、

プロセッサ チップから成る前記集積回路チップを有す る前記チップ サイズパッケージと、

前記チップ サイズ パッケージに接近して配置され、

10

低誘電率層にある前記インターコネクションにより相互 接続されるメモリ パッケージと、

を有するセカンド レヴェル パッケージング。

【請求項51】請求項40記載のセカンド レヴェル パッケージングにおいて、

メモリ チップの前記集積回路チップを有し、互いに接 近して配置され、前記インターコネクションにより相互 接続される複数の前記チップ サイズ パッケージを有 するセカンド レヴェル パッケージング。

10 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は集積回路チップと同等サ イズの小型パッケージに係り、特に高密度且つ高信頼な 接続と低コスト生産に好適なチップ サイズ パッケー ジング技術に関する。

[0002]

【従来の技術】従来のチップ サイズ パッケージ (C hip Size Package:略称CSP) は、 例えば日経エレクトロニクス、1995年1月16日 前記配線基板と前記二次配線基板は同種の部材から成る 20 号、第626号、第79頁から第86頁、または日経マ イクロデパイス、1994年5月号、第98頁から第1 02頁に記載のように、大別して四種類のものが知られ

> 【0003】第1番目のCSPは、LSIチップと外部 端子間のインタポーザとしてセラミック配線基板 (Ce ramics) を用いており、CCSPとして分類され る。

【0004】図9(A)に示すように、CCSP910 では、チップ911をパンプ913によりセラミック基 30 板 9 1 2 にフリップ チップ接続する。バンプ 9 1 3 は 金めっき、または金ボール ボンディングと導電性ペー ストから成る。チップ911とセラミック基板912の 透き間は樹脂917により封止する。セラミック基板9 12は単層から数層の構成であり、下面に外部端子とし てランド915を備える。バンプ913側のパッド91 4とランド915は、セラミック基板912を上下に貫 通するヴァイア ホール (Via Hole: VH) 9 16により接続する。ランド915のエリア アレイ ピッチは1.0mmである。

40 【0005】第2番目のCSPは、インタポーザとして TAB (Tape Automated Bondin g) &TCP (Tape Carrier Packa ge)と同様のフレキシブル配線基板を用いており、T CSPとして分類される。

【0006】図9 (B) に示すように、TCSP920 では、チップ921の表面にフレキシブル配線基板すな わちテープ923を弾性接着剤928 (厚さ50~10 $O \mu m$) により貼り付け、封止する。チップ 9 2 1 四辺 の周辺パッド922にテープ923のリード925をT 50 ABにより接続する。テープ923は銅配線層924と

11

ポリイミド フィルムの誘電層923から成る2層構造である。リード925は金めっき、または銅配線自体から成る。外部端子のバンプ927はテープ923のVH926に形成され、金/ニッケルめっきまたは半田から成る。バンプ927のアレイ ピッチは0.5mmまたは1.0mmである。なお、オプションの保護枠929は樹脂930により取り付ける。

【0007】第3番目のCSPは、インターポーザを用いない代わりにLSIチップ上に金属配線(Metals)を形成しており、MCSPとして分類される。

【0008】図10(A)に示すように、MCSP940では、ウエハ プロセスによりチップ941のパッド942とパッシベーション943の上にニッケル金属配線944を形成し、さらにポリイミド フィルム945をコーティングする。外部端子の形成は、先ず配線944上に半田946を蒸着し、銅インナー バンプ947を転写し、チップ941の表面に封止樹脂949をモールドし、最後にインナー パンプ947に外部端子の半田パンプ948を供給する。バンプ948のアレイ ピッチは0.8mmまたは1.0mmである。

【0009】第4番目のCSPは、インタポーザとして LOC (Lead-on-chip) 構造のリード フレームを用いており、LOC-CSPとして分類される。端子数の少ないメモリに特化したパッケージである。

【0010】図10(B)に示すように、LOC-CSP950ではチップ951の上に保護フィルム952を介してリードフレーム953を接着する。チップ951の中央のパッドとリード953はワイヤ954によりボンディングする。チップ951の表面とリード953の一部は樹脂955により封止する。二辺に配列されるリード953のピッチは1.0mmである。

[0011]

【発明が解決しようとする課題】ハイエンド プロセッサから民生用機器まで半導体装置の高性能化に伴って、LS1パッケージの多ピン化と小型化の両立が強く求められている。多ピン化はデータ転送能力の向上、小型化はディレイの短縮、装置の軽量化に寄与する。

【0012】従来主流であったQFP(Quad Flat Package)に代わり、現在はBGA(Ball Grid Array)パッケージが脚光を浴びている。パッケージの周辺からリード端子を取り出すQFPに比べて、底面全体に二次元アレイ状に半田ボール端子を配置するBGAは高密度接続にとって有利である。BGAのピッチは1.0、1.27、または1.5mmである。多ピン対応の0.3mmピッチQFPより半田付けの歩留よりが高い。パッケージのサイズは3~4cm角、端子数は600~700ピンが実用的な限界と目されている。

【0013】上記従来技術の三種類のCCSP、TCS 50

P、MCSPはBGAと同様にエリア アレイ端子を備えており、μBGA (Micro BGA)とも呼ばれる。CSPはBGAより端子ピッチをさらに0.5~1.0mmへ狭めることにより、究極のチップ サイズにまで多ピン パッケージの小型化を図る。次世代のLSIパッケージとして実用化に向け盛んに開発されており、現時点で1~2cm角のサイズで100~350ピンのCSPが報告されている。今後の重要課題は、さらに多ピン、狭ピッチ化した際の接続信頼性の確保、高速化への対応、そして低コスト化である。

12

【0014】CCSPでは、金バンプによりフリップチップ接続を行なっている。バンプの形成方法によるが、接続ピッチ約100μm、面積当たりの接続密度1000パッド/cm²が可能である。シリコン チップ (約3ppm/K)とセラミック基板 (4~7ppm/K)の熱膨張係数差に起因する熱応力は、チップー基板間の封止樹脂により緩和される。CCSPの外部端子数はバンプによっては制限されない。

【0015】ランド端子は、例えばクリーム半田のスクリーン印刷と一括リフローによりプリント配線基板(Printed Wiring Board: PWB)に接続される。PWB(13~18ppm/K)と剛性の高いセラミック基板の熱膨張差を考慮すると、半田ジョイントの信頼性を確保するためにはランドのピッチとして約1mm必要である。これ以下のピッチではセラミック基板とPWBの間に樹脂を充填し、半田ジョイントを補強する手間が生じる。端子密度は約100ピン/cm2以下となり、例えば2cm角のパッケージ サイズでは最大400ピンが上限である(実用的なチップ サイズでは最大400ピンが上限である(実用的なチップ サイズでは最大400ピンが上限である(実用的なチップ サイズではその1000円である)。

【0016】外部端子としてランドの部分に半田パンプを後付けすれば、その高さによる応力分散効果が期待できる。しかし、接続歩留まり向上のため半田パンプの高さを揃える必要があり、コスト高になる。セラミック基板が一般的にコストがかかることを考え合わせると、低コスト化にとって不利である。

【0017】セラミック基板は、半田ジョイントの低応力化のため0.4mm程度まで薄くなる。セラミック1層当たりの標準的な厚さは0.2mm以上であるから、

40 層数は2層となる。標準的なライン ピッチは0.4 m m以上である。2層番板から取り出せる最大端子数は、2 c m角を仮定すると300ピン強となる。コスト増加を招くが、カスタム番板を用いてライン ピッチを0.2 mmにするか、層数を4層にすれば、最大端子数を倍増できる。しかし、上記ランド ピッチの制限により実際の端子数は増やせない。多層化は、端子数の増加よりも、高速化への対策、例えば電源/グランドの強化、終端抵抗やデカップリング キャパシタ (パイパス コンデンサ)の形成に費やされる。

【0018】セラミックの誘竜率は、アルミナやガラス

セラミック等の材料によって5~10の範囲にある。 TABテープやPWBに用いられる有機材料に比べて高 い。低誘電率セラミック材料はコストがかかる。導体金 属には銅より抵抗率が高いタングステンやモリブデンが 多用される。

【0019】TCSPでは、テープ リードをチップの 周辺にTAB接続する。TABピッチは通常約100μ mまで可能であり、2cm角の四辺から800パッド取 り出せる。但し、ファイン ピッチではギャング ボン ディングを行なえず、シングル ポイント ボンディン グになる上、ボンダー設備が高価である。パッド数が増 えると、製造スループットが低下する。

【0020】外部端子のバンプは、CCSPと同様の半 田スクリーン印刷か、または半田バンプ自体により PW Bに接続される。チップーPWB間の熱膨張差は、チッ プーテープ間の弾性接着剤で吸収される。半田付けの歩 留まりも考慮に入れて、バンプの狭ビッチ化は0.3m m程度まで、端子密度は約1000ピン/cm2までが 可能である。

【0021】弾性接着剤は応力緩和の他、検査性を向上 20 する。接着剤の弾性とテープのフレキシビリティによ り、バンプが高さ方向に伸縮できる。このコンプライア ンスが検査ソケットとの接触抵抗のばらつきを抑える。 テープと弾性接着剤はチップを封止する役目も果たす。 CCSPのセラミック基板に比べて吸水性が有るもの の、実用的な耐湿性は確保される。

【OO22】TABテープは、通常、配線層/誘電層か ら成る2層型、配線層/接着層/誘電層から成る3層 型、配線層/接着層/誘電層/グランド層から成る2メ タル層型がある。 2 c m角サイズでバンプ用のVHの間 をぬって配線層1層から0.1mmライン ピッチで引 き出せる端子数は約500ピン、0.05mmなら約9 00ピンである。但し、TCSPの端子数は、上記TA Bピッチによっても制限されるから高々800ピンとな る。

【0023】テープ材のポリイミドの誘電率は約3であ り、CCSPより低い。配線材は低抵抗の銅である。上 記2メタル層型であれば、特性インピーダンスを整合で きる。しかし、パッケージ内部の配線長は、フリップ チップ接続するCCSP (チップ中央のパッドから下方 40 ヤに依存せず、リードによって決まる。 にバンプとVHを経てランド端子に達する)に比べて、 TAB接続するTCSP(チップ外周のパッドから横方 向にテープ配線を経てパンプ端子に達する) の方がかな り長くなる。2cm角での伝播ディレイを誘電率と配線 長から単純に試算すると、TCSPはCCSPの数倍遅 い。配線長と共にインダクタンスも大きくなり、高周波 ノイズに弱い。テープへの終端抵抗やキャパシタの作り 込みが難しく、低!イズ化のフィージビリティの点でT CSPはCCSPに劣る。

ー バンプまでの金属配線、ポリイミド被覆、半田蒸着 までをウエハ プロセスで行ない、インナー バンプ転 写、モールド、半田バンプ付けのプロセスを経る。蒸着 /フォトリソグラフィ プロセスは、CCSPとTCS Pに比べてチップ コストをかなり押し上げる。パッド や配線パターンはフォトリソグラフィにより微細化する ことが可能であるが、端子サイズはインナー バンプ転 写、半田バンプ付けの機械的作業のために0.3~0.4 mm前後が下限である。

【0025】バンプをPWBに接続する場合、チップー PWB間の大きな熱膨張差が問題となる。バンプがリジ ッドにチップに固定されるから、応力がバンプに集中す る。TCSPのような応力緩和は行なわれない。特に大 型チップでは、MCSPのバンプ ピッチは1mm以上 必要である(CCSPのセラミック基板-PWB間を接 続するランド ピッチが 1.0 mmであるから、これよ り大きく設定する方が信頼性から見て安全である)。端 子密度は100ピン/cm²を切り、2cm角から数1 00ピンが限界である。 PWB実装では、MCSPはC CSPやTCSPに対して劣位にある。

【0026】狭ピッチ化するためには、MCSPの実装 先をチップに熱膨張係数が近いセラミック基板に限る か、またはMCSPとPWBの間に樹脂を充填してパン プを補強する。前者の方法では約1/4、後者の方法で 約1/2~1/3にピッチを狭めることが可能になる。 但し、実際の端子ピッチは、上記端子サイズにより制限 を受け、せいぜい0.6~0.8mmである。すなわち、 実装条件の制約付きならば、2cm角サイズから約80 0ピンを取り出せる。

【0027】パッケージ内部の配線長は、パッドとパン プの配置にもよるが、MCSPが最も短くなる可能性が ある。伝播ディレイはCCSPのさらに数分の一に短縮 される。インナー バンプとバンプの抵抗は無視でき る。但し、電源/グランド層の増設、終端抵抗とキャパ シタの形成には過大なウエハ製作コストがかかる。

【0028】LOC-CSPでは、パッドからリード フレームへワイヤ ボンディング (Wire Bond ing:WB)を行なう。WBのピッチは最小約100 μmが可能であるものの、外部端子のピッチと数はワイ

【0029】リード端子はチップ上から二辺方向に取り 出され、PWBへ半田接続される。チップに接着される ため、材料には熱膨張係数を低く抑えたFe/Ni/C o合金 (6 ppm/K) やFe/Ni合金 (8 ppm/ K) が用いられる。チップーPWB間の熱膨張差はリー ドと封止樹脂により分散される。リード長は数mmあ り、平田ジョイントの長さも1mm以上あるので、リー ド ピッチを 1.0 mmとしてもMCSPのパンプのよ うな応力集中による破断は生じない。端子密度はパッケ 【0024】MCSPでは、チップのパッドからインナ 50 ージの長手方向に20ピン/cm (二辺分)となる。2 cm長なら40ピンである。

【0030】LOC-CSPの端子数は、他のCCSP、TCSPに比べて1/10以下であり、非常に少ない。内部配線長はワイヤとリードの長さを合計すると4~5mmあり、CCSPやMCSPより長い。封止樹脂の誘電率はCCSPのセラミック基板より小さいが、伝播ディレイはCCSPを上回る。LOC-CSPの適用先は、多ピン化より小型化が最も重要なメモリーチップに限られる。

【0031】上記従来技術のCCSP、TCSP、MCSP、LOC-CSPに関する我々の考察結果を表1にまとめた。四種類のCSPの一長一短を全体的に眺めることができる。上述した内容と合わせて各CSPの長所を表1から拾いあげてゆくと、下記に示すような、将来に向けた課題と進むべき方向が浮かび上がってくる。

16

[0032]

【表1】

表 1

									衣	1								
LCSP目標	71197" +97"	TUT	100~300 µm	>1000/%"> F/cm2	CWラミネート	3~4	1~2層	0.1~0.2mm	بر بر	<0.7mm	>200 E V/cm2	>800 ガン	别!> /	iæ"	氐	TÎ.	1.	
LOC-CSP	414	中央列	100 µ m	100パツ ド/cm	合金/樹脂	~	İ	1	U N – K	1.0mm	20 L' 7/cm	あなど	1~2倍	不可	祗	熊	1	1
MCSP	メタル形成	エリア	<100 m	>1000011"> Frem2	Nivポリイミド,樹脂	3~4	1層	0.02mm	バンプ	(0.8)~1.0mm	100~(150)ピン/cm2	400~(800)ピン	1/2~1/3倍	不可	邨	無	極	
, TCSP	TABデーブ	四江	100 μ m	100/1"y F/cm	Cu/ポリイミド	2.5~3.5	三	0.05mm	バンナ	0.3mm	1000 K 7/cm2	800パン	2~3倍	鼝	斑	때		
CCSP	バンブ(フリップチップ)	工リア	100 µ m	10000/5"> F/cm2	W,Mo/t ラミック	$5\sim10$	1~2曆	0.2~0.4mm	ランド	1.0mm	100ピン/cm2	400ピン		म	寒	兼		框
	構成	形態	だジチ	克威	構成	誘電率	層数	プ ル ル	構成	アッチャ	路度	端子数(2cm角)	逐延(2cm角)	R,C搭载	耐湿性	177.74773	チップ	基板
西田	チップ接続				配線基板				外部舖子				信号伝送		本	校存在	コスト	

17

18

[0033]

狙しい	課題	方 向
1. チップ接続数向上	(1) エリア アレイ化	・フリップ チップ接続
•	(2) 低熱応力化	・樹脂補強
2. 外部端子数向上	(1) エリア アレイ化	・バンプ、ランド等
	(2) 配線能力向上	・多層配線基板
		・狭ピッチ配線、VH/TH
•	(3) 低熱応力化	・応力緩和構造 (弾性材料)
		・熱膨張係数整合
3. ディレイ短縮	(1) 内部配線長短縮	・フリップ チップ接続
		・小径VH/TH
	(2) 低誘電率化	・有機材料配線基板
	(3) 低抵抗化	・銅配線
4.低ノイズ化対応	(1) 反射低減	・終端抵抗
		・特性インピーダンス整合
	(2) 電源揺れ低減	・非結合キャパシタ
5. 封止、耐環境	(1) 耐湿性向上	・低吸水率樹脂
		• 浸入防止構造
6. 検査性向上	(1) 均等接触	・追従構造(弾性材料)
	(2) 端子等高化	・めっき、ボール付け等
7. 低コスト化	(1) チップー括接続	
	(2) 端子一括形成	
	(3) PWB一括接続	
	(4) 非セラミック基板	
	(5) 非蒸着配線	・インタポーザ配線基板
踏まえて、本発明の当面の	0目標は、 積層型や	・ビルドアップ型等のアドヴァン

上記の課題と方向を踏まえて、本発明の当面の目標は、表1の最右欄に示したように、フリップ チップ接続、接続ピッチ $100\sim300\mu$ m(エリア アレイ接続により、ピッチを極端に狭めずとも十分な接続密度が得られる)、エリアアレイ外部端子、端子ピッチ0.7mm以下、端子密度 $200ピン/cm^2$ 以上、2cm角サイズの端子数800ピン以上、伝播ディレイ1以下(CCSP基準)とする。熱応力に対する信頼性と耐湿性は当然確保する必要がある。加えて、電源/グランドの強化、抵抗/キャパシタの形成、コンプライアンスの付与等が可能であることが望ましい。

【0034】これらを勘案すると、インタポーザに用いる配線基板は、信号配線層数1~2、誘電率3~4、ライン ピッチ0.1~0.2mm、VH/TH直径0.1~0.3mm、PWBの熱膨張係数以下という仕様を満たす必要がある。CCSPに用いたセラミック基板とTCSPに用いたテープ(フレキシブル基板)を除くと、配線基板としては有機ラミネート基板(PWB)、有機デポジット基板、無機デポジット基板等が知られている。このうち前二者は有機材料から成り、材料設計や製造プロセスの選択肢が広い。但し、有機デポジット基板は堆積先となるベースを必要とする。したがって、比較的低コストで目標に到達する可能性を有するのはラミネート基板である。ここで言うラミネート基板には、有機デポジット基板のベースとして用いる場合や、フィルム

積層型やビルドアップ型等のアドヴァンスト型も含める。

【0035】ここで、我々は、インタポーザとしてラミネート ベースの配線基板(Laminate-bas 30 ed Substrates)を用いるCSPを新規にLCSPとして提案する。これは上記従来技術にないコンセプトである。但し、ただ単純に標準的なラミネート基板を適用しただけのLCSPでは、幾つかの重大な欠陥を生じる。

【0036】図11に何らの工夫もしない従来のLCS Pの一例を示す。 LCSP970では、チップ971を パンプ974によりラミネート基板972にフリップ チップ接続する (ここではフリップ チップ接続手段と してバンプを用いたが、これに限るものではない。他の 40 手段は本発明として後述する)。チップ971とラミネ ート基板972の透き間は樹脂980により封止する。 この図では、ラミネート基板972が内部信号配線層2 層の構成であり、下面に外部端子としてパンプ981を 備える。チップ971のパッド973は、バンプ974 と、基板972のパッド975とを経て、さらに基板9 72の配線976、各層を貧通するヴァイア ホール (Via Hole: VH) 978、または全層を上下 に貫通するスルー ホール (Through Hol e:TH) 979を介して、パッド977のパンプ98 50 1に接続される。

【0037】標準的な銅クラッド ラミネート基板97 2の熱膨張係数は、LCSP970を実装するPWBの 熱膨張係数に等しい。このため、バンプ981に加わる 応力は減殺される。しかし、チップ971と基板972 間の熱膨張係数の差が開く。微細なバンプ974のみに 熱応力が偏ることになり、LCSP970全体の信頼性 のバランスを欠く。このような応力集中は、樹脂980 と基板972間やバンプ974とパッド973間等の接 合界面に歪みを生じさせる。これは接続不良の引き金と なる上、水分の浸入経路となり易い。

19

【0038】基板972では、通常、配線976のピッ チが0.15~0.25mm、ドリル加工によるVH97 8やTH979の直径が0.3mm以上ある。TH97 9は中空である。VH/TH978、979は、フリッ プ チップ バンブ974 (直径~50μm) に直接接 続できず、0.7mmピッチ以下で並んだ端子パンプ9 81 (直径 0.3 ~ 0.4 mm) の間にしか配置できない ため、チップ接続エリアと外部端子エリアは大きい制約 を受ける。内層配線層のキャパシティは800ピン以上 の目標端子数に対して十分であっても、実際取り出せる 端子数はかなり少なくなる。

【0039】この制約を緩和するため、仮にVH978 やTH979を小径にすると、穴の内部へアスペクト比 が小さいサブトラクティブめっきを行なうために基板9 72がかなり薄くなる。バンプ974とTH979とバ ンプ981を直列に接続すると、応力が直列部分全体に 伝わり、パンプ974とパッド973間やTH979と 基板972間にクラックや剥がれが誘起される恐れがあ る。また、中空のTH979や、基板972の側面に露 出した配線976の界面からは水分が浸入し易い。耐湿 性が劣化する。仮に穴の内部を何らかの方法で埋めたと しても、薄い基板912の中をTH979の導体の界面 が外気からチップ971の近傍まで直線的に伸びてお り、まだ信頼性に不安がある。同種の問題は、基板97 2や樹脂980にコンプライアンスを持たせた場合にさ ちに顕著になる。

【0040】以上述べたように、通常のLCSPでは実 用に耐えられない。LCSPの潜在能力を真に引き出す ためには工夫を必要とする。本発明の目的は、チップ接 統密度と外部端子密度を向上し、信頼性を確保し、且つ 40 低コスト化を可能とするLCSPを提供することにあ る。

【0041】さらに具体的には、以下の通りである。 【0042】本発明の第1の目的は、チップと同等のサ イズを獲得し、ファイン ピッチエリア アレイによる 高密度チップ接続と高密度外部端子を実現し、低誘電率 /高密度/多層/多機能ラミネート配線基板による高性 能インタポーザを具備し、さらに、応力と吸湿に対する 封止信頼性と放熟性能を確保し、低コスト材料と製造プ ロセスによる高歩留まり生産と高確度検査を可能ならし 50 する信号の反射ノイズを低域することにある。

20 めるLCSPの基本パッケージ構造を提供することにあ

【0043】本発明の第2の目的は、外部端子から配線 基板を介してチップ接続に加わる応力を分散し、且つ、 水分の浸入経路を抑止することにある。

【0044】本発明の第3の目的は、インターコネクシ ョン(配線及び接続)のルーティングを迂回させ、応力 分散と吸湿防止を両立することにある。

【0045】本発明の第4の目的は、ヴァイア/スルー ホール (VH/TH) の応力に対する強度を高め、V H/TH中空部からの水分の浸入を妨げ、さらに配線キ ャパシティを高めることにある。

【0046】本発明の第5の目的は、チップ接続または 端子により応力を吸収させ、付加的に検査性も改善する ことにある。

【0047】本発明の第6の目的は、チップと基板間の 熱膨張差に起因する応力に対してチップ接続の疲労寿命 を延ばすことにある。

【0048】本発明の第7の目的は、チップ接続と端子 20 の熱疲労寿命をバランスさせ、パッケージ全体の信頼性 を向上することにある。

【0049】本発明の第8の目的は、端子周囲からVH /THへ抜ける吸湿経路を無くし、VH/THによるチ ップ接続エリアと端子エリアの制限を緩和することにあ る。

【0050】本発明の第9の目的は、THの界面及び中 空部からの水分の浸入を遮断することにある。

【0051】本発明の第10の目的は、THからの吸湿 を防ぐと共に、基板の配線キャパシティの向上により取 30 り出せる端子数を増加することにある。

【0052】本発明の第11の目的は、基板の配線と誘 電層の界面からの吸湿を防止し、使用時のショート等を 防ぐことにある。

【0053】本発明の第12の目的は、チップとチップ 表面の封止樹脂との間、封止樹脂と基板間の界面から来 る吸湿を止め、さらに安全を図ることにある。

【0054】本発明の第13の目的は、吸湿防止手段に 要するプロセスを省略し、且つ、端子許容エリアを拡大 することにある。

【0055】本発明の第14の目的は、基板から封止樹 脂を経てチップに到る水分の浸入を抑え、且つ、チップ 接続エリアの制限を廃することにある。

【0056】本発明の第15の目的は、端子に加わる応 力を吸収し、且つ、検査ソケットに対する接触を均等且 つ安定化することにある。

【0057】本発明の第16の目的は、パッケージ内部 配線の信号伝播ディレイを短縮し、且つ、電源ノイズを 抑制することにある。

【0058】本発明の第17の目的は、端子から入出力

【0059】本発明の第18の目的は、チップ内部同士 の配線、特に長距離配線のディレイを低減することにあ

【0060】本発明の第19の目的は、チップ接続のキ. ャパシティを活かすとともに、端子への負担を軽減する ことにある。

【0061】本発明の第20の目的は、チップの機能ユ ニットへ直接にチップ接続を行ない、チップ内部の配線 長を短縮し、機能ユニットと端子間のディレイを削減す ることにある。

【0062】本発明の第21の目的は、狭ピッチ、高密 度の入出力ピンとして実際的なエリア アレイ端子を供 することにある。

【0063】本発明の第22の目的は、本発明の対象と して標準的な端子ピッチの規格を提示することにある。

【0064】本発明の第23の目的は、本発明の適用範 曙に含まれるチップ サイズ、すなわちパッケージ サ イズを示すことにある。

【0065】本発明の第24の目的は、熱伝導または空 冷によりチップを効率的に冷却することにある。

【0066】本発明の第25の目的は、チップのパッド と配線を直結する、簡便且つ高密度のエリア アレイ チップ接続を具現することにある。

【0067】本発明の第26の目的は、エリア アレイ 状に配列されたボンディング体を用いて、高密度のチッ プ接続を行なうことにある。

【0068】本発明の第27の目的は、より簡易な構造 により特に薄型化と低コスト化を図ったLCSPを提供 することにある。

搭載するパッケージを、それらと等価なサイズにまで小 型化することにある。

【0070】本発明の第29の目的は、実際的な仕様の ラミネート基板により従来のCSPに比べて多ピン化を 可能にすることにすることにある。

【0071】本発明の第30の目的は、アドヴァンスト 型ラミネート基板により比較的低コストで高密度、多層 化を実現することにある。

【0072】本発明の第31の目的は、基板誘電層と封 止樹脂等の、パッケージ絶縁材料の物性(誘電率、誘電 40 より多くの端子を取り出すことにある。 正接、抵抗率、熱膨張係数、熱伝導率、弹性率、吸湿 率、ガラス転移温度、粘度、接着性、加工性等)を用途 に応じて調合することにある。

【0073】本発明の第32の目的は、配線とVH/T Hを構成する導体の性質と構成(抵抗率、熱膨張係数、 熱伝導率、弾性率、接合強度、半田付け性等)を用途に 適台させることにある。

【0074】本発明の第33の目的は、チップ接続と端 子の材質の適正化により信頼性寿命や検査時の耐久性を 向上することにある。

【0075】本発明の第34の目的は、端子の半田付け を良好に行なうと共に、仮付け検査や検査後のリペアに 耐えさせることにある。

【0076】本発明の第35の目的は、パッドと配線を 直結するチップ接続の製造プロセスコストを削減するこ とにある。

【0077】本発明の第36の目的は、ボンディング体 を用いるチップ接続における封止樹脂と吸湿防止手段の プロセス コストを省くことにある。

【0078】本発明の第37の目的は、吸湿防止手段と 端子形成のためのプロセスを兼ねて簡略化することにあ る。

【0079】本発明の第38の目的は、別の手段により 吸湿防止と端子形成のプロセス コストを下げることに ある。

【0080】本発明の第39の目的は、チップ接続、配 線、VH/TH、端子を微細、高密度化し、且つ、高ア スペクト比によりチップ接続と端子の疲労寿命を改善す ることにある。

20 【0081】本発明の第40の目的は、本発明によるし CSPパッケージを高密度且つ低コストに実装し得る二 次配線基板を具備し、高速信号伝送を可能ならしめ、実 用上十分なる耐応力信頼性、放熱、検査性を備え、LC SP本来の性能を引き出すセカンド レヴェル パッケ ージング構造を提供することにある。

【0082】本発明の第41の目的は、多ピンのLCS Pと二次基板を高密度に配線し、且つ、コスト アップ を低く抑えることにある。

【0083】本発明の第42の目的は、LCSPと別個 【0069】本発明の第28の目的は、複数のチップを 30 のパッケージ間を伝播する信号のディレイを短縮するこ

> 【0084】本発明の第43の目的は、LCSPへ印加 される電源のノイズを低減することにある。

【0085】本発明の第44の目的は、チップー基板間 のチップ接続と、基板ー二次基板間の端子の熱疲労寿命 のレベルを揃え、LCSPのパッケージングの総合的な。 信頼性を保証することにある。

【0086】本発明の第45の目的は、チップ接続寿命 の保証が十分である場合に、端子ピッチを大幅に狭め、

【0087】本発明の第46の目的は、LCSPの端子 数や性能に応じて二次基板を高密度、多層化することに

【0088】本発明の第47の目的は、スクリーン印刷 と一括リフローによる端子の半田付けを容易にし、リペ ア作業のコストを低減することにある。

【0089】本発明の第48の目的は、二次基板を検査 用として用い、ソケットとの接触抵抗を低く抑えること にある。

50 【0090】本発明の第49の目的は、LCSPと別個

のパッケージを冷却するための設置スペースと部品点数 を削減することにある。

【0091】本発明の第50の目的は、プロセッサ チ ップを積んだLCSPとメモリ パッケージにより、高 性能マルチチップ モジュールを構成することにある。

【0092】本発明の第51の目的は、メモリを載せた LCSPにより大容量のメモリ モジュールを提供する ことにある。

[0093]

【課題を解決するための手段】上記第1~第51の目的 10 を達成するため、本発明によるLCSPは、以下の手段 (1)~(51)を用いる。

【0094】(1)集積回路チップをこれと同等サイズ のラミネート配線基板の上面へフリップ チップ コネ クション (Flip Chip Connectio n:FCC)により接続し、これを基板の配線またはヴ ァイア/スルー ホール (VHor TH) を介して外 部端子に接続し、FCCの周囲と共にチップと基板の間 隙をアンダーフィルにより埋設し、端子を除いた基板の 下面にエンカプスラントを被覆する。

【0095】 (2) 配線やVH/THに接続される端子 を、VH/THまたはFCCに対して互いに中心軸と垂 直方向にずらして配置する。

【0096】(3) チップの接続パッドから端子までの 配線接続経路を、アンダーフィルと基板の厚さの合計寸 法より長くする。

【0097】(4) VH/THの穴の中を導体により、 または穴の壁に導体を形成した残りの部分を誘電体によ り、透き間なく埋め込む。

【0098】 (5) FCCまたは端子として、弾性体の 30 表面を導体でカバーした構造を採用する。

【0099】(6)アンダーフィル材料の熱膨張係数を FCCにマッチングさせる。

【0100】 (7) FCCと端子の寿命をNc、Nt、 サイズをDc、Dt、その比率をy=Dt/Dc、チッ プと基板と PWB の熱膨張係数を α_0 、 α_1 (= α)、 α 2とおく。熱疲労寿命はNcα {Dc/(α1-α0)} 2、

Nt α {Dt/(α2-α1)} 2のようにサイズと熟膨 張係数に関連付けられる。NcとNtをパランスさせる ためNc=k・Ntとすると、基板の熱膨張係数はα1 $=(\gamma \alpha_0 + \int k \alpha_2)/(\gamma + \int k)$ となる。比例定数 k= ku・ksは、アンダーフィルによるFCCの延命効果 が通常ku=5~10倍、FCCと端子の構造や材料に よる差異が凡そks=1/5~5倍であるから、1≦k ≦50となる。ここで、通常 a0は~3 p p m / K、a2 は ~ 15 p p m / K である。したがって、 $3(\gamma + 5)$ / (γ+1)≦α≦3(γ+35)/(γ+7)を満たす基板を 用いる。

【0101】(8) 基板の厚さを端子直径の10倍以下 に制限する。

24 【0102】(9) エンカプスラントによりTHの表面 を塞ぎ、外気から遮断する。

【0 1 0 3 】 (10) VHをスタックし、カラム接続した THを用いる。

【0104】(11)配線が基板側面に露出しないよう に、ルーティングを行なう。

【0105】(12) 基板下面に加えてチップとアンダー フィルと基板の側面も、エンカプスラントにより被覆す る。

【0106】(13) 端子をインタースティシャル ヴァ イア ホール (Interstitial Via H ole: IVH) すなわち非貫通穴により配線に接続 し、基板下面の誘電層をエンカプスラントまたはその一 部として代用する。

【0107】 (14) I VHにより配線とFCCを接続す

【0108】 (15) 低弾性になるように調合した有機材 料のラミネート基板を用い、同様に低弾性に調節した接 着剤をアンダーフィルとエンカプスラントとして用い 20 3.

【0109】(16)基板に低誘電層と高誘電層を設け、 前者において信号配線を行ない、後者によりデカップリ ング キャパシタを構成する。

【0110】(17) 基板内部の所定の層に高抵抗の導体 を形成し、信号配線の終端抵抗を作り込む。

【0111】 (18) チップ配線より抵抗や容量が小さい 基板配線によってパッド同士を相互接続し、イントラチ ップ ハイウェイすなわちチップ内部ための高速長距離 配線を基板側に設ける。

【0112】 (19) 幾つかのチップ パッドを同じ基板 配線へ接続し、端子のサイズとピッチをパッドより大き くする。

【0113】 (20) チップ表面に幾つかの群れを成して 偏在するパッドから、基板配線を介して規則正しいエリ アーアレイ状の端子へ配線する。

【0114】 (21) 端子として、ボール グリッド ア レイ (BGA)、カラム グリッドアレイ (CGA)、 マイクロピン グリッド アレイ (MPGA)、または ランド グリッド アレイ (LGA) を用いる。

40 【0115】 (22) 端子ピッチを 0.3 ~ 1.0 mm (0.1mm刻み) または10~40mil (10mi 1 刻み) 、配列形状を正方格子または面心格子のグリッ ドアレイと定める。

【0116】 (23) パッケージ形状を3~25mm角 (1 mm刻み) の正方形、または3、4、5、6、7、 8, 9, 10, 11×7, 9, 12, 14, 16, 1 8、21、23、25 m m² (記述順の組合せで±1 m mの範囲)の長方形と定める。

【0117】 (24) エンカプスラントで覆われていない 50 チップの背面に、チップを冷却するためのヒート スプ

25

レッダ、ヒートシンク、またはフィンを取り付ける。 【0118】 (25) アンダーフィル接着剤によりチップ を基板へフリップ チップ ダイアタッチ (Flip Chip Die Attach: FCDA) で貼り付 け、チップ パッドから直下にアンダーフィルを貫通す るダイレクト スルー ホール (Direct Thr ough Hole:DTH)から成るFCCによりパ ッドと配線を接続する。

【0119】 (26) チップ パッド、または基板の配線 やVH/THにパンプを形成してFCCを行ない、アン 10 後に開口部の配線またはVH/THに端子を形成する。 ダーフィル接着剤によりバンプを補強する。

【0120】 (27) 誘電体と導体層から成る配線基板に チップをFCDAによって取付け、チップ パッドと導 体層と端子をダイレクト ヴァイア ホール (Dire ctVia Hole:DVH) により接続し、エンカ プスラントにより被覆する。

【0121】 (28) 複数のチップの合計サイズに相当す る基板を用い、マルチチップのLCSPを構成したもの である。

2以上、信号層の誘電率4以下、ライン ピッチ0.2 mm以下、ヴァイア/スルー ホール径 0.3 mm以 下、熱膨張係数15以下とする。

【0123】 (30) 配線基板として、フィルム積層型ラ ミネート基板、ビルドアップ型ラミネート基板、または 転写型ラミネート基板を用いる。

【0124】 (31) 基板の誘電層、アンダーフィル、エ ンカプスラントの材料として、エポキシ系樹脂、ポリイ ミド系樹脂、マレイミド系樹脂、ピスマレイミド系樹 脂、フッ素系樹脂、ウレタン系樹脂、シリコーン系樹 「脂、フェノール系樹脂、ビフェニール系樹脂、またはこ れらのブレンド、またはこれらにガラス/シリカ/アラ ミドの繊維やシリカ/セラミック/エラストマ/ポリマ のフィラ等を添加した複合材を用いる。

【0125】 (32) 配線やVH/TH、または基板のベ ースの材料として、銅、金、アルミ、インバ、モリブデ ン、ニッケル、クロム、チタン、タングステン、または これらの金属との合金や複合金属材を用いる。

【0126】 (33) FCCや端子の材料として、金、 銀、銅、アルミ、ニッケル、半田、またはこれらの金属 40 ート/セラミック基板、デポジット/セラミック基板、 との合金や複合金属材、またはこれらをコアや外殻やフ ィラとするポリマとの複合材を用いる。

【0127】(34) 端子自体か、または開口位置にある 配線やVH/THに、半田に対するバリア メタル層を 形成する。

【0128】 (35) 先ず配線とVH/THが予め形成さ れた基板を用意し、これに接着フィルム(アンダーフィ ル)を貼り付け、次にフィルム付き基板に穴 (DTH) を加工し、チップのFCDAを行ない、最後に穴へ導体 を形成し、DTHすなわちFCCによりチップ パッド 50 【0142】 (49) LCSPと別個のパッケージとを冷

と配線を接続する。

【0129】 (36) 先すパンプ (FCC) をパッド、ま たは基板に予め形成された配線またはVH/THに形成 し、次にチップを基板に裏返して搭載し、配線またはV H/THにバンプすなわちFCCを接続し、最後にチッ プと基板の間隙と基板表面とに接着剤(アンダーフィ ル、エンカプスラント)を供給する。

26

【0130】 (37) 先ず保護フィルム (エンカプスラン ト) に開口を加工し、次に基板にフィルムを接着し、最

【0131】 (38) 先ず基板下面に接着剤 (エンカプス ラント)を供給し、同時にまたはその後に開口を加工 し、開口部の配線またはVH/THに端子を形成する。 或いは、先ず配線またはVH/THに端子を形成し、そ の後基板下面にエンカプスラントを供給する。

【0132】 (39) 配線、VH/TH、FCC、または 端子をアディティヴ法に基づく選択めっきにより形成す

【0133】 (40) LCSPよりサイズが大きく、LC 【0122】 (29) ラミネート基板の仕様を、信号層数 20 SPの端子ピッチより配線ピッチが狭いインターコネク ション (配線やVH/TH) が形成された二次配線基板 を用意し、これにLCSPを接続する。

> 【0134】(41)二次基板に基板ベースとアドヴァン スト配線層を設け、前者にLCSPを接続し、後者は前 者より広い配線ピッチでルーティングを行なう。

> 【0135】(42) 二次基板にLCSPと別個のパッケ ージを近接して実装した上、低誘電率層のインターコネ クションにより相互接続する。

【0136】(43) LCSP基板と二次基板の両方に高 30 誘電層から成るデカップリング キャパシタを設ける。

【0137】 (44) 上記第7の手段と同様に、FCCに 対する端子直径の比率をγ、チップの熱膨張係数を α_0 、LCSP基板を α_1 、二次基板を α_2 として、 (γ_0) $0+\alpha_2$)/ $(\gamma+1) \leq \alpha_1 \leq (\gamma \alpha_0+7\alpha_2)/(\gamma+7) \epsilon$

満たすLCSP基板材料を使用する。

【0138】 (45) LCSP基板と二次基板に同じ素材、 を用いる。

【0139】 (46) 二次基板として、ラミネート基板、 デポジット/ラミネート基板、セラミック基板、ラミネ ラミネート/シリコン器板、またはデポジット/シリコ ン基板を用いる。

【0140】 (47) LCSP端子の構成材料よりも低融 点の半田ジョイントにより、LCSPを二次基板に接続 する。

【0141】 (48) 二次基板にスプリング コンタクト または導電性エラストマから成るエリア アレイ ソケ ットを設け、このソケットにLCSPを差し込んで検査 する。

却するため、これらの背面に共通のヒート スプレッ ダ、ヒート シンク、またはフィンを搭載する。

27

【0143】(50)プロセッサ チップを搭載したして SPとメモリ パッケージを二次基板に密に実装し、相 互接続する。

【0144】 (51) メモリ チップを実装した複数のL CSPを二次基板に互いに密に実装する。

[0145]

【作用】上記手段(1)によれば、小型のラミネート配 線基板によりチップ サイズとほぼ同等のLCSPのサ イズが得られる。インタポーザとして配線基板を用いる ことにより、配線をチップに直接蒸着するMCSPのよ うにチップ コストが過大になることはない。

【0146】ラミネート基板は、その有機材料と製造方 法により、CCSPのセラミック基板のように誘電率や 配線抵抗が高くならず、ライン ピッチが広くならず、 しかも基板コストがかからない。TCSPのテープのよ うに信号層数が単層に限られておらず、TCSPやMC SPのように終端抵抗やデカップリング キャパシタの 作り込みが困難を極めることはない。

【O147】チップ接続は、FCCにより一括して十分 な密度を以て実施できる。TCSPのTABテープのよ うにシングル ポイント ボンディングにより製造スル ープットが下がることがない。FCCのレイアウトは、 TCSPのようにチップ上の周辺に限られておらず、外 部端子までのパッケージ内部配線長が長くなって伝播デ ィレイが増大し、高周波ノイズの影響を受けることがな

【0148】アンダーフィルは、チップと基板間の熱膨 張差によりFCCに加わる応力を分散し、チップ表面を 30 に配線密度が下がらない。 封止する。FCCを微細化しても熱応力が過大になるこ とはない。配線やVH/THは適切に配置されることに より、端子からFCCやVH/TH等へ直列に印加する 応力を緩和し、吸湿の進行を阻む。無配慮に配置した場 合のようにクラックや剥離を生じ、不良要因になること がない。

【0149】外部端子のサイズやピッチは、ラミネート 基板材料の熱膨張係数や弾性を他の物性も勘案しつつ調 節することにより、CCSPやMCSPのようにPWB との間の熱膨張差によって制約されることがない。無配 40 Hを形成した誘電層により被覆される。 鷹なラミネート材料を用いる場合のようにFCCと端子 の熱疲労寿命のバランスが崩れることがなく、歪みが断 線や吸湿を誘起することがない。

【0150】エンカプスラントは基板表面を損傷や湿度 から防護する。無配慮に基板を素のまま用いる場合のよ うに、VH/THや配線等の接合界面から水分が浸入す ることがなく、耐湿性を損なうことがない。

【0151】上記手段(2)によれば、端子の中心位置 をVH/THまたはFCCの中心位置に一致させないこ とにより、端子近傍からチップ表面の方向へ直通する応 50 誘電層が蓄える電荷により電源電圧の揺動が抑制され

力伝達経路や水分浸入経路がなくなる。

【0152】上記手段(3)によれば、インターコネク ションを最短距離より長くすることにより、FCC、V H/TH、端子等をつなぐ経路が迂回する。

28

【0153】上記手段 (4) によれば、VH/THを導 体や誘電体で充満することにより、中空のVH/THに 比べて強度が増し、内部が外気に晒されることがなくな り、VH/THの直上または直下で配線が行なわれる。

【0154】上記手段(5)によれば、FCCまたは端 10 子に導電性とともにコンプライアンスを付与することに より、応力や外力は弾性変形により吸収され、検査時の 接触が安定する。

【0155】上記手段(6)によれば、FCCとアンダ ーフィルを熱膨張的に同質にすることにより、チップと 基板の表面全体に熱応力が分散し、FCCに集中するこ とがない。

【0156】上記手段(7)によれば、基板の熱膨張係 数を所定の値に設定することにより、アンダーフィルで 補強されたFCCと端子の両者の熱疲労寿命がほぼ均衡 20 する。

【0157】上記手段(8)によれば、基板厚さを薄く することにより、導体めっきされるVH/THのサイズ が端子の直径より小さくなる。

【0158】上記手段 (9) によれば、THを被覆する ことにより、THと基板の接合界面やTHの内部がLC SPの表面から隠される。

【0159】上記手段(10)によれば、VHをスタック することにより、THの内部が導体で埋まり、スタッガ ード、スパイラル、または階段状に配列したVHのよう

【0160】上記手段(11)によれば、配線を基板に内 在することにより、配線と誘電層の接合界面が基板側面 に現れない。

【0161】上記手段 (12) によれば、LCSP側面を エンカプスラントで覆うことにより、チップとアンダー フィル間やアンダーフィルと基板間の接合界面が外気に、 鷲出しない。

【O 1 6 2】上記手段 (13) によれば、THより小径の IVHによって端子と配線が接続され、基板表面はIV

【0163】上記手段 (14) によれば、IVHによりF CCと配線がファイン ピッチで接続され、アンダーフ ィルと基板の間にはIVHの誘電層が横たわる。

【0164】上記手段(15)によれば、基板、アンダー フィル、またはエンカプスラントの弾性変形により、チ ップと基板間や基板とPWB間の熱膨張差が吸収され、 端子に加わる外力が殺がれる。

【0165】上記手段(16)によれば、信号は低誘電層 を伝送され、パワーブグランドープレーンに挟まれた高 る。

【0166】上記手段(17)によれば、高抵抗配線層に 設ける終端抵抗により、チップが入出力する信号が送端 または受端において整合される。

【0167】上記手段(18)によれば、端子には接続さ れない低負荷のイントラチップ ハイウェイにより、チ ップ内部の回路同士が相互接続される。

【0168】上記手段(19)によれば、パワー/グラン ド等に用いる複数のFCCを共通の端子に接続すること によって、端子よりもFCCの数を増やせる。

【0169】上記手段(20)によれば、配置自由度の大 きいFCCにより、チップの機能ユニット毎の極めて近 傍に偏在したパッドへ信号や電源を接続できる。

【0170】上記手段(21)によれば、二次元に配列さ れたBGA、CGA、MPGA、またはLGAにより外 部端子が取り出される。

【0171】上記手段(22)によれば、正方格子や面心 格子状に所定のピッチで規則正しく並んだ端子により、 LCSPがPWBに実装される。

【0172】上記手段(23)によれば、所定のサイズの 20 プスラントが接着プロセスにより形成される。 正方形や長方形を以て規格化されたLCSPが取り扱わ れる。

【0173】上記手段(24)によれば、ヒート スプレ ッダ、ヒート シンク、またはフィンにより、チップの 回路面から背面の方向へ放熱される。

【0174】上記手段(25)によれば、チップ パッド から直にアンダーフィルを貫通し、基板の一部でもある DTHにより、チップと基板配線が短い距離で接続さ れ、基板にはFCC用のパンプやパッドを設ける必要が ない。

【0175】上記手段(26)によれば、アンダーフィル で補強されたバンプにより、チップと基板のFCCが行 なわれる。

【0176】上記手段(27)によれば、誘電体層がアン ダーフィルを兼ね、DVHがFCCを兼ねるので、部品 点数が減り、パッケージ構造がさらに簡略化される。

【0177】上記手段 (28) によれば、複数のチップを 基板に敷き詰めて実装することにより、マルチチップし CSPが構成される。

【0178】上記手段(29)によれば、所定の仕様の基 40 板を用いることにより、多ピン化に必要な配線キャパシ ティが得られ、低熱応力化が実施される。

【0179】上記手段(30)によれば、アドヴァンスト 基板に狭ピッチの配線と小径のVH/THを形成するこ とによって、FCCや端子の数への制約が緩和される。

【0180】上記手段 (31) によれば、合成樹脂や混合 材、他材料との複合材を用いることにより、所翼の誘電 率や熟膨張係数等をもつ基板、アンダーフィル、または エンカプスラントの材料が調合される。

H、または基板のベースとして、信号配線に多用する銅 だけではなく他の金属により、接合材、熟伝導材、低熱 膨張材、終端抵抗材として種々の機能が得られる。

【0182】上記手段 (33) によれば、半田や金等の金 属、ポリマとの複合材により、電気的接続だけに限ら ず、耐酸化性、耐熱性、リフロー性、コンプライアンス 等がFCCや端子に付与される。

【0183】上記手段 (34) によれば、バリア メタル 層によって半田による食われが防止され、脆い金属間化 10 合物の生成が抑えられる。

【0184】上記手段(35)によれば、基板またはその 一部とDTHの加工をFCDAの前に予め行ない、FC DAと同時にアンダーフィルを形成することにより、順 次行なうプロセスに比べて工程数が削減される。

【0185】上記手段(36)によれば、バンプを補強す るアンダーフィルと、基板を保護するエンカプスラント とを同時に形成することにより、二度手間を省ける。

【0186】上記手段(37)によれば、予め端子の開口 を形成した保護フィルムを用いることによって、エンカ

【0187】上記手段(38)によれば、エンカプスラン トの供給と一連するプロセスにより、開口が設けられ る。或いは、端子を先に形成することにより、基板表面 と共に端子の一部の表面も密封される。

【0188】上記手段 (39) によれば、アディティヴ法 により必要な個所にだけ導体が形成され、VH/THの 内部は導体で埋められる。

【0189】上記手段(40)によれば、所定の配線キャ パシティをもつ二次基板のインターコネクションによ 30 り、多ピン、狭ピッチのLCSPから別個のパッケージ や素子、さらに二次基板の外部への相互接続が行なわれ る。

【0190】上記手段(41)によれば、アドヴァンスト 配線層によりLCSPと別個のパッケージとが広いパン ド幅で高速に信号接続され、基板ベースにより給電やさ ちに外部との信号接続が行なわれる。

【0191】上記手段(42)によれば、短距離且つ低誘 電率のインターコネクションにより、LCSPと別個の パッケージとの間の信号が伝送される。

【0192】上記手段 (43) によれば、二次基板とLC SPのデカップリング キャパシタにより、二次基板か らLCSPへ、さらにLCSPからチップへの電源供給 が安定する。

【0193】上記手段 (44) によれば、LCSP基板の 熱膨張係数をチップと二次基板の間の所定の範囲に収め ることにより、FCCと端子の疲労寿命が概ね同じレベ ルに並ぶ。

【O194】上記手段(45)によれば、LCSP基板と 二次基板の熟膨張係数と配線キャパシティが等しいこと 【0181】上記手段(32)によれば、配線やVH $\angle T$ 50により、端子のサイズとピッチがさらに微細化される。

【0195】上記手段(46)によれば、低誘電率化と狭 ピッチ配線が可能な二次基板を用いることにより、LC SPと他者との信号転送スループットが高まる。

【0196】上記手段(47)によれば、二次基板へスク リーン印刷した半田を一括リフローすることにより、端 子と二次基板を接続する半田ジョイントが形成される。

【0197】上記手段(48)によれば、スプリングまた はエラストマのコンプライアンスにより、端子の高さパ ラツキが許容され、安定に接触される。

【0198】上記手段(49)によれば、LCSPと別個 のパッケージを共通して背面から冷却することにより、 それぞれに放熱部品を取り付ける必要がない。

【0199】上記手段(50)によれば、配線長が短く本 数が多い二次基板のインターコネクションにより、LC SPのプロセッサとメモリ間のアクセスが行なわれる。

【0200】上記手段(51)によれば、二次基板によ り、複数のLCSPのメモリを結ぶアドレス/データ バスが敷設される。

[0201]

【実施例】以下、本発明の実施例を図面と共に説明す る。図1及び図2は第1実施例のチップ サイズ パッ ケージ (CSP) の斜視図と縦断面構造図である。

【0202】図1及び図2において、ラミネートーベー スド チップ サイズ パッケージ (LCSP) 1は、 集積回路チップ10、インタポーザのラミネート配線基 板20、アンダーフィル40、外部端子50、エンカプ スラント60から構成されている。チップ10は、同じ サイズを有する基板20ヘアンダーフィル40によりフ リップ チップ ダイ アタッチ (FCDA) されてい ー ホール (DTH) 30から成るフリップチップ コ ネクション (FCC) により基板20の導体層21~2 3へ接続され、これらの層の配線21~23からインタ ースティシャル ヴァイア ホール (IVH) 31と端 子パッド32を介して端子50へ相互接続されている。 エンカプスラント60は、端子50の位置の開口61と チップ10の背面の開口62を除き、基板20の表面 と、基板20とアンダーフィル40及びチップ10の側 面を保護している。

【0203】チップ10はシリコン半導体素子から成 b, CMOS (Complementary Meta 1-Oxide-Semiconductor) または バイポーラ トランジスタ等の大規模集積回路11と、 アルミニウムの接続パッド12が形成されている。接続 パッド12部分以外の回路11の表面は、ポリイミドか ら成るパッシベーション膜で覆われている。本第1実施 例では、チップ10のサイズは19.4mm角、厚さ0. 3 mmである。

【0204】基板20は、導体層21~24と誘電層2 5~27から成り、DTH30、IVH31、端子パッ 50 /錫共晶半田 (融点183℃) から成る。端子50は、

ド32を備えている。サイズはチップ10と実効的に等 しい19.6mm角であり、厚さは0.15mmである。 【0205】導体層21~24は銅から成り、標準的な 厚さは18μmである。層21、22はパワー/グラン ド プレーンであり、層23、24には最密部でライン 幅50μm、ライン ピッチ100μmの信号配線が形 成されている。信号線の特性インピーダンスは50Ω近 辺にある。

32

【0206】誘電層25~27は各々厚さ50µmのエ 10 ポキシ樹脂のラミネートから成り、所望の物性を得るた めセラミックまたはシリカ等のフィラーが混入されてい る。層25、26は低熱膨張の複合材料(誘電率4. 4、熟膨張係数7ppm/K)、層27は低誘電率の接 着フィルム (誘電率3.7、 熱膨張係数26ppm/ K) から成る。層27は、接着時に配線23を埋め込 み、且つIVH31の加工穴へしみ出さぬように、適正 な流動性を有している。なお、層25~27は、後述す る端子50とエンカプスラント60の形成のためガラス 転移温度を高めたエポキシ樹脂から成り(185℃)、 20 これに伴って吸湿率が低い(0.3%)。

【0207】DTH30とIVH31は、ドリルまたは レーザにより加工した穴へ鋼めっきを施すことにより形 成されている。これらの穴の側壁と底面に銅が折出す る。内部はインナーフィル樹脂により埋め込まれてい る。なお、接続パッド12との密着とバリアのため、銅 めっきの前にDTH30或いはパッド12側へ予めクロ ム、ニッケル、タングステン、銅、または金等をメタラ イズする。

【0208】本第1実施例ではDTH30がチップ10 る。チップ10の接続パッド12は、ダイレクト スル 30 のFCCの役目を果たしており、接続パッド12から直 にアンダーフィル40と誘電層25、26を貫通し、配 線21~23~達している。直径は100μm、最密部 ではピッチ250μmの面心格子状に配列されている。 IVH31は、層27の表裏にある配線23と配線24 を接続する非貫通穴であり、直径は50 μ m である。な お、DTH30とIVH31、DTH30と端子50は、 互いに中心軸をずらして位置しており、直列に配される ことはない。

> 【0209】アンダーフィル40は、誘電層27と同様 40 の厚さ50μmのエポキシ接着フィルムから成る。チッ プ10と基板20を接着してFCDAを行なうととも に、接着後は両者のギャップを埋めている。流動性の調 節により、接着時にアンダーフィル40がDTH30の 加工穴を潰すことはない。本第1 実施例では、アンダー フィル40は基板20の一部と見做すこともできる。 【0210】端子50は二次元的に配列されたボール グリッド アレイ (BGA) である。ピッチ 0.6 m m、マトリクス30×30を以て台計900ピンを取り 出せる。ボールは直径0.38mm、高さ0.3mmの鉛

(10

エンカプスラント60の開口61で端子パッド32へ接 続されている。端子パッド32は配線24の一部から成 り、直径は0.36mmである。

【0211】エンカプスラント60は黒色のフィラー入りビフェニール硬化型エポキシ樹脂から成る。チップ10と基板20をモールドするため、低熱膨張、低弾性で耐湿性が高く、アルファ線量が少ない材料(ガラス転移温度135℃以下での熱膨張係数14ppm/K、曲げ弾性率17GPa、吸湿率0.1%、線量0.001C/hr/cm²以下)が用いられている。基板20の下面でのモールド厚さは0.1mm、基板20の側面では0.2mm、チップ10の側面では0.4mmである。チップ10の背面の開口62は、放熱のためモールドされていない。LCSP1のサイズは20mm角、モールド部分の高さは0.7mmとなる。

【0212】図3(A)~図3(E)は第1実施例のLCS P1の製造プロセス フロー図である。

【0213】図3(A)のプロセスでは、プロープ検査が終了したウエハをチップ10にダイシングする。

【0214】図3(B)のプロセスでは、先ず、導体層2201~23と誘電層25、26から成る大面積のシート基板70(50cm角~1m角、基板20が多数取得できるサイズ)を用意する。導体層21~23には、予め所定の配線パターンをチップ10が搭載されるべき位置へ繰り返し形成しておく。

【0215】次に、接着シート71(アンダーフィル40と成る)を基板70の導体層21の側へ仮接着する。この後、基板70とシート71を貫通する穴80(DTH30と成る)を所定の位置ヘドリルまたはレーザにより加工する。

【0216】この次に、検査良品のチップ10のFCD Aを行なう。穴80と接続パッド12の位置を合わせてチップ10をシート71の上へ搭載し、加熱と加圧を行なって基板70と本接着する。このとき、チップ10とシート71と基板70は互いに密着するが、穴80は残る。この作業を繰り返して、複数のチップ10を基板70へ順次接着してゆく。

【0217】最後に、DTH30を形成する。予め導体層23の配線パターンへめっきレジストを被せておき、穴80の側壁と底面へ選択的に銅めっきを行なう。穴80のアスペクト比は約1.5であり、支障なくめっきを行なえる。こうして、接続パッド12と導体層21~23の配線とを接続する。DTH30の内部は樹脂によって埋め込む。

【0218】図3(C)のプロセスでは、先ず、導体層24と誘電層27(接着シート)とから成るシート基板72を用意する(サイズは基板70と同じ)。導体層24には所定の配線パターンや端子パッド32が形成されている。この基板72の所定の位置へ穴81(IVH31と成る)をレーザ加工する。

【0219】次に、図3(B)のプロセスで既にDTH3 0を加工した基板70に対して、基板72を位置合わせ して積み重ねる。そして、基板70と基板72を加熱と 加圧により誘電層27を介して接着する。こうして、こ れらは穴81を残して互いに密着する。

34

【0220】最後に、IVH31を形成する。予め導体層24の配線へめっきレジストを施してから、アスペクト比が約1の上記の穴に選択的に銅めっきを行なう。こうして、導体層23と24の配線同士を接続する。

【0221】図3(D)のプロセスでは、先ず、既に複数のチップ10が搭載された基板70と72を、チップ10毎にチップと同じサイズで、ダイシングまたは打ち抜きによって切り出す。こうして、チップ10と基板20の合体品が出来上がる。

【0222】次に、トランスファ モールドによりエンカプスラント60を形成する。上記の合体品を治具等により位置決めして、モールド金型のキャビティへ設置する。エンカプスラント60の材料を金型に注入し、加圧硬化させた後、雕型させる。上金型と下金型には突起を設けてあり、成形と同時にチップ10の背面と端子パッド32の位置に開口61、62を加工する。

【0223】図3(E)のプロセスでは、エンカプスラント60の開口61へ、マスク (ふるい) または吸着搬送等の方法により半田ボール90を供給する。この後、半田ボール90をリフロー加熱し、端子パッド32へ接合することにより、端子50を形成する。こうして、第1実施例のLCSP1が完成する。

【0224】本第1実施例のLCSP1によれば、表1に掲げた目標を達成することができる。

第0 【0225】LCSP1は、チップ サイズと実効的に 等しいサイズにまでパッケージを小型化できる効果がある。パッケージ面積に占めるチップ10の面積比率、すなわち実装効率として94%という非常に高い値が得られる。

【0226】LCSP1では、端子50のピッチを0.6mmへ狭めることができ、端子数900ピン、端子密度225ピン/cm²という多ピン化を達成できる効果がある。基板20、アンダーフィル40、及びエンカプスラント60の熱膨張係数と弾性率を適切に設定することにより、端子50やDTH30に加わる熱応力を軽減し、微細化を実現できる。両者が同等レベルの熱疲労寿命を十分確保するように、一方に偏らせずにバランス良く配分する。熱サイクル試験において、500サイクル以上でも問題が生じていない。

【0227】LCSP1の実効的な黙膨張係数は約9ppm/Kである。従来技術のCCSP(4~7ppm/K)やMCSP(3ppm/K)に比べて実装先のブリント配線蓋板(PWB、13~18ppm/K)との黙膨張差が少ないので、端子50のサイズとピッチを依細50化しても疲労や破断の問題が生じない。

【0228】チップ10と基板20間の熱膨張差により DTH30に加わる応力は、基板20の層25、26に 低熱膨張材を用いることによって低減できる。その上、 チップ10と基板20間を埋めたアンダーフィル40 と、DTH30の内部を埋めたインナーフィル樹脂によ って分散できる。

【0229】端子50やDTH30に加わる熟応力、さ ちにパッケージ検査時の外力の低減には、端子50とD TH30やIVH31をオフアクシスで配置したことの 寄与も大きい。端子50から接続パッド12へ到る応力 の直列伝達を避けることができるので、クラックや剥が れが誘起されず、熱的及び機械的な信頼性が向上する効 果がある。その上、検査を安全に実施できる。

【0230】ラミネート基板20は、端子50の狭ピッ チ、多ピン化に対応した十分な配線キャパシティを具備 できる。基板20の仕様は、先に課題の章で述べた目標 を選成している。LCSP1はライン ピッチ0.1m mの信号層 23、24を備えており、直径 0.1 mmの DTH30と直径0.05mmのIVH31を介して9 00ピンの端子50と接続パッド12の間を相互接続す

【0231】ラミネート基板20は、CCSPのセラミ ック基板 (ライン ピッチ0.2~0.4 mm) に比べて 配線パターンを難なく微細化できる。従来のTCSPの TABテープ (ライン ピッチ0.05~0.1mm) の ように接続パッドのレイアウトがチップ周辺に限定され ていないので、ルーティングが容易であり、極端にピッ チを狭める必要はない。簡易なプロセスにより配線形成 を行なえる。

【0232】基板20の多層化、及びDTH30とIV H31の形成は、PWBの製造で一般的に行なわれてい る簡便なプロセスと同様にして実施できる。チップ10 とは別途に予め配線パターンと穴を形成した基板70、 71を積み重ねて接着し、めっきすれば良く、低コスト である。基板20の厚さを考慮して、DTH30や1V H31のアスペクト比は2倍以下に抑えてあり、ファイ ン パターンのめっきが良好に行なえる。このプロセス は、蒸着やフォトリソグラフィをウエハ プロセスで行 なうMCSPに比べて、チップ コストを削減できる効 果がある。エポキシ樹脂から成る基板70、71は、C CSPのセラミック基板やTCSPのポリイミドに比べ て元来材料費が安い。しかも、セラミック基板よりシー トの大型化が可能であり、生産性が向上する。

【0233】DTH30から成るFCCは、チップ10 に対して十分なチップ接続を行なえる効果がある。チッ プ10の全面から0.25mm面心ピッチでDTH30 を取り出すことができ、接続密度に換算すると3200 パッド/cm2が可能である。信号層23、24への接 統の他、パワー/グランド プレーン21、22へ多数 の接続を行なうことができる。チップ周辺で接続するT 50 を取り付ける。例えばフィンとグリースを用いて強制空

CSPのようにチップ接続数によって端子数が制限され ず、パッケージの内部配線長が長くならない。 LCSP 1の内部配線長は従来のCCSPと同程度に短くでき る。その上、CCSP基板(誘電率5~10、タングス テン/モリブデン) より基板20(誘電率~4、銅)の 方が誘電率と抵抗が低いので、伝播ディレイがさらに短 縮される効果がある。また、内部配線長が短いことによ り同時切替ノイズや干渉ノイズの影響を受け難い。これ に加えて、LCSP1は層21、22にパワー/グラン ドプレーンを備えているので、インダクタンスが低減さ れ、ノイズを抑制できる効果がある。

36

【0234】DTH30と接続パッド12の接続は、め っきプロセスにより一括して行なえる。TCSPのよう なシングル ポイント ボンディングに比べて製造スル ープットが高く、生産装置が安いので、低コスト化でき る効果がある。

【0235】アンダーフィル40は、DTH30を補強 すると同時に、チップ10と基板20のギャップを充填 して封止する。さらに、エンカプスラント60には特に 20 吸湿率の少ない材料を用いてチップ10と基板20を封 止するので、耐湿信頼性が向上する効果がある。パッケ ージ評価において慣用的なプレッシャ クッカー試験及 び高温高湿試験を実施しても不良は発生していない。そ ールド パッケージにおいてしばしば問題となるリフロ ー クラックは、パッケージ サイズが小さいことによ り問題にならない。

【0236】外気からの吸湿は、チップ10とアンダー フィル60と基板20相互の接合界面を封止し、基板2 0の側面に配線21~23を露出させず、DTH30を 30 層 2 7 で塞ぎ、配線 2 4 及び I V H 3 1 の表面をエンカ プスラント60で覆うことによって阻止できる。また、 DTH30とIVH31のサイズは端子パッド32より 小さくしてあり、吸湿が生じ難い。さらに、上述したよ うに端子50とDTH30とIVH31の配置を互いに シフトすることにより、端子パッド32から接続パッド 12までの相互接続経路が、基板20とアンダーフィル 40の厚さよりも冗長になる。すなわち、水分が端子パ ッド32の周囲から IVH31とDTH30の導体界面 を経て浸入する経路を迂回させることができる。

【0231】なお、エンカプスラント60は、對止と共 にチップ10と基板20を損傷から防護するので、製品 出荷やPWB実装における取り扱いを安全且つ容易にす る効果がある。

【0238】放熱に関して、第1実施例では、チップ1 0の背面の開口62から非常に低い熱抵抗で冷却できる 効果がある。チップ10の回路面11から背面までの熱 抵抗は0,005℃/Wであり、殆ど無視できる。背面 には熱伝導グリース、熱伝導接着剤等により、ヒート スプレッダ、ヒートーシンク、フィン、ペルチェ素子等 冷を行なう場合の熱抵抗は、フィンが5℃/W以下、グリースが0.5℃/W以下に低減できる。したがって、チップ10の発熱量が10W以上であっても放熱が可能である。

【0239】以上説明してきたように、第1実施例のLCSP1は、多ピン、小型、且つ高速であることから、特にマイクロプロセッサ(MPU)、デジタル シグナルプロセッサ(DSP)、ゲート アレイ、ASIC(Aplication Specific Integration Circuit)等のパッケージとして好適である。次に、本発明に基づく派生的な幾つかの構成について述べる。

【0240】第1実施例のパッケージ サイズは20mm角であったが、これはチップのサイズに応じて変更できる。但し、PWB設計の自動化や、運搬、実装時の取り扱いを考慮すると、或る程度は標準化されるべきである。ここでは、MPU、DSP、ゲート アレイ、ASIC等のチップを想定した3~25mm角(1mm刻み)の正方形と、ダイナミック ランダム アクセスメモリ(DRAM)やスタティック ランダム アクセ 20スメモリ(SRAM)等のチップを想定した(3±1)×(7±1)~(11±1)×(25±1)mm²(1mm刻み)の長方形とを、LCSPに適したサイズとして認める。但し、本発明の適用がこのサイズにのみ限定されるわけではない。

【0241】第1実施例の端子ピッチは0.6mmであるが、チップのサイズと端子数に応じて選択できる。例えば、チップ サイズが小さいか、LCSPの実装先がPWBより低熱膨張のセラミック基板等である場合は、端子ピッチを狭めることが容易である。但し、パッケージ サイズと同様の理由により取り扱い易いピッチとして、0.3~1.0mm(0.1mm刻み)と10~40mil(10mil刻み)の正方格子または面心格子をLCSPの端子ピッチとして設定する。

【0242】端子の種類は、第1実施例に用いたBGAに限らず、カラム グリッド アレイ (CGA) や、マイクロピン グリッド アレイ (MPGA)、ランドグリッド アレイ (LGA) 等を適用できる。但し、PWBへの自動マウント、一括リフロー半田付け、検査ソケット等を配慮して決める必要がある。特に、CGAやMPGAでは基板との接合が高融点の半田やろう材に成るので、ラミネート基板のガラス転移温度や耐熱性に十分配慮して用いる必要がある。

【0243】端子の構造は、第1実施例では共晶半田のボールであるが、他の構造のボールやパンプも採用できる。例えば、半田めつきパンプ、錫/銀半田ボール、金/ニッケルめつきパンプ、金スタッド パンプ、銅めっきパンプ等が候補である。プロセスとの整合性やコスト、高さのばらつき、検査ソケットとの接触抵抗、PWBからのリペア等に配慮して最適な方法を選択する。

【0244】端子をかなり狭ピッチ化する必要があるか、使用環境が厳しい場合、またはパーンイン試験などでの検査性を向上する必要がある場合等には、端子や基板にコンプライアンスを持たせることが可能である。例えば、低弾性樹脂のパンプをコアとして、この表面に金等のオーヴァーコートを被覆することにより、応力を吸収する端子が得られる。また、LCSPの基板、アンダーフィル、及びエンカプスラントに低弾性材料を用いることにより、これらの部分が弾性変形するので、端子に加わる応力が減殺される。但し、適切な低応力化には弾性率と共に熱膨張係数も重要であり、誘電率、吸湿率、ガラス転移温度等との兼ね合いにも配慮すべきである。

38

【0245】基板の種類として、第1実施例では予め配線を形成したフィルム(シート)を接着積層するフィルム積層基板を用いている。配線キャパシティを必要とする場合、この基板に限るわけではなく、他のアドヴァンスト型基板も採用可能である。例えば、感光性エポキシ樹脂等の塑布と鍋めっきにより形成するビルドアップ型基板、別途金属板に形成した配線層をコア基板に転写する転写型基板等がある。何れもライン幅50μm程度のパターニングが可能であるので、プロセス上の取り扱いやコストを考慮して選択する。

【0246】基板の誘電材料は、第1実施例では典型的 なエポキシ樹脂を用いている。理由は、廉価であり入手 し易く、比較的種々の特性のバランスが良いからであ る。しかし、より高い性能を求める場合には他の材料を 用いることができる。例えば、誘電率や誘電正接の低減 やガラス転移温度の向上のため、ビスマレイミドートリ アジン樹脂、マレイミドースチリル樹脂、ポリイミド樹 30 脂、フッ化ポリマ等を用いる。低熱膨張化のためには、 基材へガラス、シリカ、アラミド等の繊維や、シリカ、 セラミック、エラストマ、ポリマ等のフィラーを混入す る方法を行なう。この他にセラミックや、銅/インバ/ 銅または銅/モリブデン/銅等のリジッドベースを用い る方法もある。低ノイズ化のためデカップリング キャ パシタが必要な場合には、パワー/グランド プレーン の間に高誘電層を設ける。例えば、誘電率10程度のセ ラミック フィラー入りエポキシ樹脂や、チタン酸パリ ウムを焼結または窒化シリコンを堆積したリジッド ベ 40 一ス等を利用する。

【0247】 基板の配線やヴァイア/スルー ホール (VH/TH) の導体材料には、通常、鋼を多用するが、所望の機能によって異なる材料を用いる。例えば、信号線の反射ノイズを低減するために終端抵抗を設ける場合には、高抵抗のニッケル合金フィルムを他の誘電層と共に積み重ねるか、抵抗ペーストをスクリーン印刷する等の方法を実施できる。配線やVH/THにつながる端子やチップのパッドには、FCCや端子に対するバリア メタルとして、または半田付け性や接合強度を高めたり、パッケージのリベアを可能にするため、クロム、

チタン、ニッケル、タングステン、銅、金等をメタライ ズする場合がある。

【0248】配線は、第1実施例では予め基板の銅箔を エッチングすることにより形成しているが、プロセスに 応じてめっきによって形成する場合もある。 VH/TH は、第1実施例ではアディティヴ法によって穴の側面と 底面に選択的に銅めっきを行なっている。めっき方法と して、凹パターンや穴を導体で充填する方法(例えばカ ラムVH、スタックトVH)や、パネルめっきを行なっ た後にパターニングを行なうサブトラクティヴ法を採り 得る。一般的にアディティヴ法の方がサプトラクティヴ 法よりアスペクト比の高い加工が行なえるので、配線キ ャパシティを稼げるが、めっき液のコントロールはやや 難しくなる。

【0249】配線の構成としては、第1実施例のような 信号層とパワー/グランド プレーンの配置の他、マイ クロストリップ、ストリップライン、オフセット スト リップライン等を取り得る。VH/THの構成として、 第1実施例では、DTH30とIVH31を用いてい る。層間接続は、基板の仕様に応じてブラインド ヴァ イア、埋め込むヴァイア、スルー ヴァイア、通例のめ っきスルー ホール等を使い分けることができる。

【0250】FCCは、第1実施例では銅めっきされた DTH30から成るが、バンプ構造とすることも勿論可 能である。端子に用いるボールやバンプと同様に、共晶 半田、高融点半田、金、銅、導電性接着剤等の材料から 選定できる。形成方法にも、めっき、蒸着、ワイア バ ンピング、転写等の様々な選択肢がある。上述したコン プライアント構造のバンプも適用し得る。但し、当然の ことながら、チップや基板との相性、導通抵抗、耐熱 性、コスト等を考慮せねばならない。

【0251】アンダーフィルは、第1実施例ではFCC (DTH30)を接続する前に供給している。基板20 と同じ材料のエポキシ接着フィルムから成り、基板20 の一部と見做して良い。しかし、FCCがバンプの場合 には、FCCを接続した後でアンダーフィルをチップと 基板の間に充填する必要があり、特に低粘度(<20K c p s) であることが重要になる。充填は毛細管現象を 利用して行なわれるため、粘度が高いと作業時間がかか る。粘度の他は、低熱膨張係数 (<40 p p m/K)、 接着性、耐湿性、低アルファ線量(< 0.005C/h r/cm²)、低塩素イオン (<10ppm)、高ガラ ス転移温度 (>130℃) 等の特性が求められる。

【0252】アンダーフィルの基材としては、フェノー ル硬化型やビフェニール硬化型等のエポキシ系樹脂が代 表的であり、この基材へセラミックやシリカ等の低熱膨 張材のフィラーを混入した複合材を用いる。この他、良 く知られている封止材料としては、シリコーン系樹脂、 ウレタン系樹脂等や、エポキシ樹脂ペースの中に可撓化 剤のシリコーン粒子等を分散させた海島構造の樹脂があー50ーアーホール($\Gamma \, {
m VH}$)1.4.1、1.4.2、パリィドーヴァ

り、これらの中から適切な材料を選ぶ。

【0253】エンカプスラントは、第1実施例ではフィ ラー入りビフェニール硬化型エポキシ樹脂から成り、ト ランスファー モールドを行なったが、他の材料や形成 方法を用いることが可能である。エンカプスラントの材 料はアンダーフィルとほぼ類似しているが、特に低熱膨 張係数且つ低弾性率で耐湿性が高いことが望ましい。

40

【0254】エンカプスラントの形成は、必要な信頼性 や所有する装置に応じて、トランスファー モールドに 10 加え、塗布、印刷、ポッティング、接着等、種々の方法 により実施することができる。例えば、従来技術のMC SPのようなインナー バンプまたはLGAを形成した 後にトランスファーモールドを行なう方法、予め開口を 加工した保護フィルムを基板20の上に融着する方法、 エンカプスラントを被せた後にレーザ加工や露光により 開口を加工する方法、開口と成る部分を除けてスクリー ン印刷する方法、端子を形成した後に端子以外の部分を 樹脂槽に浸漬する方法、アンダーフィルと同時にオーバ ーコートする方法等を取り得る。また、耐湿性に対する 20 要求があまり厳しくない場合には、IVHを形成した誘 電層をエンカプスラントとして代用することができる。 【0255】エンカプスラントとして、第1実施例では チップ10の背面まで覆っている。これは、耐湿性の向 上に加えて、モールド部分の剥離を抑える効果もある。 基板表面と共にどこまで被覆するかは、エンカプスラン トの形成方法と耐湿性の仕様に対応して配慮すべきであ

【0256】この他、製造プロセスに関して、第1実施 例ではウエハからチップ10を切りだした後、検査良品 30 のチップ10を大面積のシート基板70に並べてゆく。 チップの歩留まりが比較的高いか、チップ サイズが小 さいような場合には、ウエハに配線フィルム(ウエハ面 積と同程度)を接着してVH/TH等を形成し、その後 にフィルム付きチップを切り出すプロセスの方が簡便で ある。

【0257】ここまで述べたように、本発明は、パッケ ージの狙いに応じて様々な構成を取り得る故、広範な適 用が可能である。その中から幾つかの実施例について、 次に説明する。

【0258】図4は、本発明の第2実施例のCSPの縦 断面構造図である。図4において、LCSP100は、 集積回路チップ110、ラミネート配線基板120、外 部端子160、アンダーフィル170、エンカプスラン ト180から構成されている。チップ110は、同じエ リア サイズの基板120ヘパンプ (FCC) 150に よりフリップ チップ接続されている。チップ110の 接続パッド111は、バンプ150により基板120の 接続パッド140へ接続され、パッド140から導体層 121~126の配線とインタースティシャル ヴァイ

イア ホール (BVH) 143、144、またはスルーヴァイア ホール (TVH) 145を介して、端子160へ相互接続されている。アンダーフィル170はチップ110と基板120の間に充填されている。エンカプスラント180は、端子160における開口部を除き、基板120の表面と側面、アンダーフィル170とチップ110の側面を保護している。

【0259】チップ110は、シリコン大規模集積回路 素子から成る。エリア サイズは18.4mm角、厚さ は0.3mmである。バンプ150との接続パッド11 1は直径50μmである。ベース メタル層として金/ ニッケル/タングステンがメタライズされている。

【0260】基板120は、導体層121~126、誘電層131~135から成るビルドアップ型ラミネート配線基板から成る。内側の導体層122~125と誘電層132~134がラミネート ベース、外側の残りの層が追加積層部分である。ベースはBVH143、144とTVH145、追加積層部分はバンプ150の接続パッド140とIVH141と142を備えている。基板120全体のサイズはチップと同じであり、厚さは0.35mmである。

【0261】基板120のベース部分は銅クラッド ラミネートから成る。ベース導体層122と125は主に信号配線を担っている。厚さは18μm、幅80μm、ピッチ160μmである。ベース導体層123と124は、厚さ18μmのパウー/グランド プレーンである。ベース誘電層132~134は低熱膨張フィラー入りマレイミドースチリル樹脂(誘電率3.7、熱膨張係数8ppm/K、ガラス転移温度>300℃)から成り、各層の厚さは100μmである。

【0262】ベース部分に形成されたBVH143、144は導体層122と123、または層124と125を接続し、TVH145は誘電層132~134を貫通して導体層122と125を接続している。両者の直径は100μmであり、めっき銅の側壁の内部はインナーフィル樹脂により充填されている。

【0263】追加積層部分の導体層121と126は、パンプ150や端子160との接続及び信号配線を担っている。信号配線は厚さ 5μ mのめっき銅から成り、最密部のライン幅は 20μ m、ライン ピッチは 40μ mである。層121の接続パッド140は、接続パッド11に対応した位置に形成されており、直径 50μ mである。周囲には半田レジストがコーティングされている。追加誘電層131と135はポリイミド接着フィルム(誘電率3.5、熱膨張係数13ppm/K、ガラス転移温度>300℃)から成り、導体層121または126を含めたそれぞれの厚さは 25μ mである。

【0264】追加積層部分に形成されたIVHI41、 142は、それぞれ、導体層121と122、層125 と126を接続している。直径は30μmであり、内部 50

はめっき銅により埋まっている。接続パッド 141 を 1 VH 141 の上に、端子 160 を 1 VH 142 の上に配することが可能である(パッド オン ホール)。 1 VH 141、142 と 141 と 144、144 、144

42

【0265】FCCパンプ150は、蒸着またはめっきによる錫/銀共晶半田(融点221℃、熱膨張係数約30ppm/K)から成る。チップ110のパッド111 と基板120のパッド140を接続している。 構形状の最大直径は約60 μ mで配列されている。

【0266】端子160は導体層126上の銅めっきインナー パンプから成り、側面はエンカプスラント180により封止されている。直径は0.3mm、高さは0.2mmである。二次元マトリクス34×34、ピッチ0.5mmのランド グリッドアレイ(LGA)を構成しており、総端子数は1156ピンである。

【0267】アンダーフィル170とエンカプスラント20 180は同じフィラー入りエポキシ樹脂材料(黒色、粘度19Kcps、熟態張係数24ppm/K、曲げ弾性率8GPa、ガラス転移温度140℃、吸湿率<0.1%)から成る。アンダーフィル170はチップ110と基板120の間のギャップを充填し、エンカプスラント180は基板120の表面と側面及びチップ110の側面を封止している。チップ110の背面は第1実施例と同様に放熟部品を取り付けるために被覆されていない。アンダーフィル170の厚さは50μm、エンカプスラント180の基板120の表面での厚さは0.2mm30(端子160と同じ)、側面での最大厚さは片側0.3mmである。これによりLCSP100のサイズは19

【0268】第2実施例のLCSP100の製造は、以下に述べるプロセスにより行なう。

mm角、高さ0.9mmとなる。

【0269】先す、ウエハの状態でチップ110に接続パッド111を予め形成し、この上にパンプ150を蒸着またはめっきによって形成する。それから、ウエハのプローブ検査を行ない、ダイシングした後、良品を選別する。

【0270】基板120は、先ずベース部分を作成する。通常のプリント配線基板(PWB)と同様のプロセスに従って、BVH143を形成した銅箔層122と内層配線層123及び誘竜層132と、同じくBVH144を形成した内層配線層124と銅箔層125及び誘電層134とを、プリプレグである誘竜層123によって接着し、これらを貫通するTVH145をドリル加工してパネル銅めっきを行ない、銅箔層122と125に外層配線をパターニングし、TVH145とBVH143、144を樹脂により穴埋めする。

- 【0271】墓板120の追加積層部分は、ポリイミド

接着フィルムである誘電層131と135へそれぞれ1 VH141、142をレーザ加工し、誘電層131と1 35をベース部分の両面に加熱と加圧により接着し、 I VH141、142の内部を銅めっきによって埋め込 み、誘電層131と135の表面にパネル銅めっきを行 ない、銅めっき面に配線層121と126をパターニン グし、配線層126の上に銅めっきにより端子160を 形成し、接続パッド140を除いて配線層121の表面 に半田レジストを形成する。こうして完成した大型基板 り出し、基板120が完成する。

【0272】次に、良品のチップ110を個片基板12 0にフリップ チップ接続する。加熱してパンプ150 を一括リフローすることにより、パッド111と140 が接続される。・

【0273】最後に、アンダーフィル170とエンカプ スラント180を形成する。チップ110の背面を治具 に取付け、アンダーフィル170とエンカプスラント1 80の材料から成る樹脂槽にポッティングする。チップ 110と基板120の透き間には毛細管現象によって樹 20 脂が充填される。チップ110の側面と、基板120の 側面及び表面、端子160の表面は所定の厚さの樹脂で 覆われる。樹脂が硬化した後、基板120の表面側を端 子160が鵞出するまで研磨する。これにより、端子1 60とエンカプスラント180の高さが揃う。こうし て、LCSP100が完成する。

【0274】本第2実施例のLCSP100によれば、 第1実施例と同様に目標仕様を達成できる。

【0275】 LCSP100は、チップを高密度にパッ ケージングできる効果がある。第1実施例と同じく94 %という高い実装効率が得られている。しかも、LCS P100では、端子ピッチを第1実施例の0.6mmか らさらに0.5mmへ狭めることができる。端子数は、 第1実施例に比べてパッケージ サイズが一回り小さい にも関わらず、さらに1000ピンを超える多ピン化を 実現できる効果がある。

【0276】端子160の狭ピッチ化は特に基板120 の熱応力を低減した効果による処が大きい。手段の章で 既に述べたように、基板120の熱膨張係数α~9が、 パンプ150に対する端子160のサイズの比率をγ= 6として、 $3(\gamma + 5)/(\gamma + 1) = 4.7 \le \alpha \le 3(\gamma + 1)$ $35)/(\gamma+7)=9.5$ を満たしている。これにより、 LCSP100をPWBヘリフロー半田付けした場合 に、アンダーフィル170で補強されたパンプ150と 端子160の半田付け部とは両方共に十分な熟疲労寿命 を保証できる。LCSP100全体の実効的な熱膨張係 数は~11であり、第1実施例よりさらにPWBに近付 いているので、端子160を微細化しても許容される。 また、LCSP100の底面を研磨したことにより端子 160の高さばらつきが無くなるので、端子160が飲 50 【0282】アンダーフィル170とエンカプスラント

細であってもリフローする際に接続不良が生じない。

44

【0277】第2実施例の基板120は、第1実施例よ りさらに配線キャパシティを増しており、端子160の 多ピン化を助けている。ライン ピッチ40μmの信号 層121、126と、ライン ピッチ160μmの信号 層122、125と、パワー/グランド プレーン12 3、124を備えており、1000ピン強の端子数に対 応し得る。

[0278] IVH141, 142, BVH143, 1 (50cm~1m角) をチップ110と同じサイズに切 10 44、TVH145では、誘電層131~135が薄い ことによりアスペクト比が小さい。銅めっきに支障を来 すことなく、小径化することができる。その上、IVH 141と142にはパッドオン ホール配置が可能であ り、配線密度の向上に寄与している。なお、さらに配線 密度を向上する必要がある場合には、IVH141と1 42と同様に、BVH143、144、TVH145の 内部を導体で埋め込む。これにより、導体カラムから成 るスタックトVHを構成でき、配線自由度が数倍以上向 上する。

> 【0279】基板120の誘電率(~3.6)は、第1 実施例に比べてさらに低減している。これに加えて、高 密度のパンプ150及び配線層121、122、12 5、126によってパッケージ内部配線長を短縮でき る。したがって、信号伝播ディレイは従来技術のCSP に比べると大幅に改善される。また、当然ながら、配線 長短縮とパワー/グランド プレーン123、124の 効果により、低ノイズ化を実現でき、安定した給電を行 なえる効果がある。

【0280】基板120の製作は、チップ110とは別 30 途に大型基板で一括して行なうので、多層且つファイン ピッチであっても懸念されるほどのコスト上昇は無 い。材料及び設備の状況によるので一概には言えない が、比較的多くの層数と微細な配線を必要とするような 場合には、完工基板にチップを後付けする第2実施例 (6配線層) のパンプ接続の方が、第1実施例(4配線 層)のダイレクト スルーホール接続に比べて、低コス ト化されることがある。

【0281】パンプ150の接続では、基板120のガ ラス転移温度 (>300℃) がパンプ150の融点 (2 40 21℃)より十分高いので、一括リフローする際に特に 問題は無い。バンプ150のピッチは、アンダーフィル 170の充填効果によって0.1mmという極めて微細 化を冥現できる。アンダーフィル170の熱膨張係数は パンプ150の値に実効的に整合しているので、熱膨張 の点でアンダーフィル170とパンプ150は均質な材 料に見える。熱応力は両者から成るプレート全体に分散 されるので、バンプ150の十分な信頼性を確保でき る。熱サイクルによる加速寿命試験の結果は良好であ

45

180は、同時形成することによりプロセスを簡略化で きる効果がある。低粘度樹脂材料へポッティングするこ とにより、アンダーフィル170の注入時間が短くて済 み、プロセス スループットが向上する。エンカプスラ ント180の厚さは、ポッティング条件を適正化するこ とにより、所望の値で安定する。また、この樹脂材料は 低弾性であることから、チップ110や基板120に加 わる内部応力を抑制でき、信頼性も向上する。

【0283】LCSP100の吸湿は、アンダーフィル 170とエンカプスラント180両者によって、基板1 20の表面からチップ110の側面までを全面的に覆う ことにより防止している。IVH141、142、BV H143、144、TVH145の内部は埋め込み構造 とし、これらを互いにシフト配置し、さらに誘電層13 1や135によりBVH143、144、TVH145 をカバーしているので、外気からの水の浸入が極めて起 こり難い。このような配慮により、耐湿試験を十分満足 する結果が得られている。

【0284】以上述べたように、本第2実施例のLCS P100は、第1実施例のLCSP1よりさらにFCC と端子の多ピン化と、配線キャパシティの向上が可能と なる。言うまでもないが、従来技術のCCSP、TCS P、MCS Pに比べると、その効果は絶大である。ハイ -エンド チップへの適用を推奨する。第2実施例には 高性能インタポーザ基板を用いているため、第1実施例 よりパッケージ全体のコストは若干上がるものの、チッ プ接続密度や端子密度当たりのコストは第1 実施例とコ ンパラブルであり、差額に十分見合う効果を獲得するこ とができる。

かして、チップ110の接続パッド111からパンプ1 50と信号層121、122と再びパンプ150を経て 他の接続パッド111に達するインターコネクションを 設けることができる。 基板120の銅配線は、チップ1 10上のアルミ配線に比べて抵抗率が低く、断面積が大 きく、且つ誘電率が低いことから、高速なチップ内部配 線すなわちイントラチップ ハイウェイが実現できる。 特にチップ内部の長距離配線、例えばデータバス等にこ のインターコネクションを適用することにより、チップ 110の高速動作に貢献できる効果がある。

【0286】また、第2実施例では、フリップ チップ 接続を行なう前にチップ110と基板120を全く個別 に製作するため、マルチチップ構成のLCSPを容易に 実現できる。例えば、10mm角前後のチップ4個を2 Omm角の基板に実装し、十分な配線キャパシティを擁 する基板の内部に、各チップから端子までの配線と、チ ップ間の相互接続とを設ける。こうして、4チップ1パ ッケージとしてのまとまった機能と取り扱いが実現可能 になり、性能の向上と PWB 実装コストの削減が図れ

で歩留まりが落ちるので、バーンイン試験等に対する良 品率が非常に高いチップへ適用することが望ましい。 【0287】なお、本発明はFCCとラミネート基板に よるLCSPであることが要件であり、第2実施例に示 した構成やプロセスによって徒に限定されない。例え ば、基板の材料や層数等は、チップのパッド数や配置、 端子ピッチや数、動作周波数、許容ノイズ量、使用環 境、目標コスト等々に応じて変えらるべきである。バン プの材料や形成方法等は、チップのパッド数やピッチ、 10 チップ コストへの負荷、基板の耐熱性、リフロー設 備、接合強度、疲労寿命等を総合的に勘案して決める。 端子の形状やピッチ等の選択は、疲労寿命、検査性、出 荷形態、パッケージとPWBの反り、PWBの設計/実 装コスト、一括リフロー時の歩留まり等に依存する。ア ンダーフィルやエンカプスラントの材料や供給方法等 は、誘起応力、接着性、耐湿性、ポット ライフ、目標 作業時間、外観等に呼応して、本発明をモディファイす

46

【0288】さて、ここまで述べた第1実施例や第2実 20 施例は多ピン、小型、且つ高速化を主目的としてきた が、以下ではさらに低コスト化を主眼とした実施例につ いて説明する。

【0289】図5は、本発明の第3実施例のCSPの縦 断面構造図である。図5において、LCSP200は、 集積回路チップ210、ラミネート配線基板220、外 部端子230、エンカプスラント240から構成されて いる。チップ210は同等サイズの基板220ヘフリッ プ チップ ダイ アタッチ (FCDA) されている。 チップ210の接続パッド211は、ダイレクト ヴァ 【0285】例えば、その十分な配線キャパシティを活 30 イア ホール (DVH、FCC) 223により基板22 0の導体層222へ接続され、導体層222の配線を介 して端子230へ相互接続されている。基板220の誘 電層221はアンダーフィルを兼ねており、チップ21 Oと導体層222の間を埋めている。エンカプスラント 240は、端子230の位置の開口部を除いて、基板2 20の装面を保護している。

> 【0290】チップ210は大規模集積回路から成り、 チップ形状は21×9mm2の長方形、厚さは0.15m mである。パッケージ サイズはチップ サイズと全く 40 同じであり、端子230を含めた高さは0.4 mmであ る。チップ210の接続パッド211はニッケル/アル ミニウムから成り、80μm角、最近接部のピッチは1 20μmである。

【0291】基板220は誘電層221と導体層222 から成り、DVH223を備えている。誘電層兼アンダ ーフィル221は、エラストマ微粒子を分散させた海島 構造のエポキシ接着フィルム(誘電率4、熱膨張係数1 6 p p m / K、曲げ弾性率11G P a、ガラス転移温度 170℃、吸湿率<0.1%) から成る。その厚さは7

る。但し、マルチテップLCSPは、チップ数のべき乗 50 5 μmである。チップ210の表面はアンダーフィル2

21により封止されている。

【0292】導体層222には、ライン幅 60μ m、最小ライン ピッチ 120μ mの信号配線と、この配線を取り囲むようにパワー プレーンが形成されている。導体の厚さは 18μ mと成っている。DVH223は接続パッド211から直に誘電層221を貫通し、導体層22の信号配線またはパワー/グランド プレーンへ接続されている。直径は 60μ mのレーザ加工穴へのめっき銅から成り、内部は樹脂により充填されている。

47

【0293】端子230は、スタッド バンプのグリッド アレイから成り、マトリクス26×9、ピッチ0.7mmで配列されている。合計端子数は234ピンである。スタッド バンプは金または半田/鰯またはニッケルのめっきから成り、導体層222の上に形成されている。傘部の直径は0.4mm、底部は直径0.34mm、高さは0.175mmである。

【0294】エンカプスラント240は誘電層221と同じエポキシ樹脂材料から成り、厚さ0.1mmを以て基板220の導体層222とDVH223の表面を封止している。

【0295】第3実施例のLCSP200の製作は、次に述べる簡略なプロセスによる。

【0296】先ず、集積回路と接続パッド211が形成されたウエハを用意する。このウエハへ、所定の位置にレーザにより穴(DVH223)を加工したエポキシ接着フィルム(誘電層211)を加熱と加圧により密に接着する。これにより、ウエハ(チップ210)のFCDAとアンダーフィル221の封止を行なう。

【0297】次に、誘電層211を銅めっき浴に浸し、パネルめっきを行なう。誘電層211とDVH223の 装面全体に導体が形成され、DVH223が接続パッド211へ接続される。その後、銅めっき面へ信号配線と パワー/グランド プレーンをパターニングし、導体層222を形成する。DVH223の中を穴埋めする。

【0298】この導体層222の表面へ、予め穴(端子230と成る)をドリル加工したエンカプスラント240を加熱と加圧により接着する。エンカプスラント240の上へさらにめっきレジストを厚盤りし、先程の穴と同じ位置へ開口をパターニングする。飼またはニッケルのめっきを行ない、穴と開口を飼で埋め込み、レジストの上へ盛り上がるまで続ける。めっきの表面へさらに金または半田をめっきしてから、厚いレジストを除去する。こうして、エンカプスラント240によりチップ210を封止し、めっきスタッド バンブから成る端子230を形成する。

【0299】最後に、ウエハをダイシングし、LCSP 200を切り出す。各種の検査を行なう。

【0300】本第3 実施例のしCSP200によれば、 第1 実施例や第2 実施例に比べてパッケージ構造を簡略 化したことにより、さらに低コスト化できる効果があ

る。基板220の誘電層221がアンダーフィルの封止機能を兼ねることにより、部材数を削減できる。唯2枚のフィルム (誘電層221とエンカプスラント240)をチップ210へ接着し、銅めっきを施すことにより、パッケージを製作できる。しかも、エンカプスラント240がチップ210や基板220の側面を被覆しないため、パッケージの製作を全てウエハ状態で一括して処理できる。ウエハプロセスは、真空蒸着や化学気相成長等ではなく、簡易な接着とめっきであるから、作業と設備のコストがかさむことはない。したがって、材料コストと共にプロセスを極めて単純化できるので、トータルコストを低減できる効果がある。

48

【0301】LCSP200では、チップ210、基板220、及びエンカプスラント240を同時に切り出すので、パッケージ実装効率は100%である。すなわち、ベア チップと完全に同等のパッケージ サイズを実現でき、極限の小型化を達成できる効果がある。さらに、パッケージの高さは0.4mmしかなく、薄型化が可能である。

【0302】LCSP200の端子密度(124ピン/ c m²) は、第1 実施例(2 2 5 ピン/ c m²)や第2 実 施例 (320ピン/cm²) には及ばないが、従来技術 のCCSPやMCSPと比べると高密度である。第3実 施例では、基板220とエンカプスラント240の熟膨 張係数がチップ210に整合しておらず、第1実施例や 第2実施例のように熱膨張係数の合わせ込み機能を備え ていない。しかし、誘電層221とエンカプスラント2 40が低弾性材料から成り、熱応力や外力を吸収するこ とができる。その上、DVH223と端子230の位置 30 がシフトしており、両者を結ぶ導体構造がコンプライア ントな湾曲形状であることにより、弾性変形が可能であ る。導体層222の断線や、接続パッド211や端子2 30の接続界面の剥離が生じない。 したがって、構造を 簡略化したにもかかわらず、端子230を0.7mmピ ッチに徴細化しても問題ない。

【0303】端子230は、めっきにより形成するので、ボール供給法に比べて高さばらつきを抑制することが可能である。これは、LCSP200をプリント配線 基板 (PWB) ヘリフロー半田付けする際の接続歩留ま 40 りを向上する効果がある。また、バーンイン試験では検査ソケットとの接触抵抗のばらつきが減少するので、安定且つ信頼のおける検査を行なうことができる。

【0304】基板220(1層)の配線キャパシティは、多層基板を擁する第1実施例(4層)や第2実施例(6層)に及ぶべくもない。これは、本発明を適用するに除しての狙いが異なるからであって、第3実施例の欠点ということにはならない。配線層数が同じである従来技術のTCSPと比べると、接続パッド211の配置がチップ周辺に限定されないため、配線自由度が向上す

50 る。

【0305】LCSP200のパッケージ内部配線長 は、DVH223の二次元アレイ接続によりTCSPよ り短縮できる。接続パッド211をチップ210の中央 から取り出せるので、余分なルーティングを必要としな い (実際に現状のLOC構造のパッケージでは中央に接 続パッドがある)。導体層222の信号配線の両側はパ ワー/グランド プレーンに囲まれているので、配線長 が短いことと合わせてノイズの影響を受け難い利点があ る。

【0306】LCSP200の耐湿性は、アンダーフィ ル222とエンカプスラント240が担っている。両者 の合計厚さは175μmである。TCSPにおける封止 部の厚さ50~100μmに比べて厚いので、吸湿を抑 止する効果が高い。第3 実施例としての耐湿性は十分で ある。但し、第3実施例はチップ210や基板220の 側面が覆われていないので、第1実施例や第2実施例に 対して耐湿性が勝るということはない。第1実施例や第 2 実施例とは信頼性要求仕様のグレードが異なってお り、予め承知しておくべきである。

【0307】上述したように、第3実施例のLCSP2 00は、特に低コスト化と小型、薄型化できる長所を有 している。端子数は比較的少ない場合に適用し得る(従 来技術に比べては十分多いが)。このことから、第3英 施例は、メモリ チップのパッケージとして好適である と言える。メモリ チップの中でも多ピン化を必要とす るシンクロナスDRAMやSRAMに向いている。

【0308】例えば、第3実施例を応用してSIMM (Single In-line Memory Mo dule) のようなメモリ モジュールやメモリ カー ド等を構成できる。検査に合格した複数のLCSP20 OをPWBの両面へ半田付けする。 LCSP200のパ ッケージ実装効率は100%であり、PWBへ密接に配 置することによりモジュール/カードとして非常に高い 実装密度を得る。大容量且つ小型、薄型化が実現でき る。特に薄型化はカードや携帯機器において寄与が大き

【0309】但し、端子数が従来のメモリ パッケージ より多いLCSP200を使用するためには、配線キャ パシティが十分なPWBを用意する必要がある。モジュ ールを製品出荷形態として信頼性をさらに保証する場合 40 【0316】端子330はLCSP300の表面に二次 には、LCSP200の表面やこれとPWB間のギャッ プへ、塗布、注入、ポッティング、または印刷等の方法。 によりエンカプスラントを供給できる。

【0310】このように、第3実施例はメモリ チップ に対して優れた効果を発揮するが、これに適用が限られ るわけではない。低コスト、薄型である利点を活かせ ば、例えば携帯電話やパーソナル コンピュータ等の携 **帯型情報機器、カメラー体型ビデオーテープーレコーダ** に代表される民生機器、等々に使用できる。したがっ て、チップはシリコン半導体大規模集積回路素子のみな。50~ップがMPUである場合には、パステキャッシュ。イン

らず、ガリウム砒素半導体素子や比較的小規模の回路素 子を含む。

【0311】なお、第1実施例や第2実施例の説明の後 半において述べたように、本発明は目標仕様に応じて構 造や製作プロセスを変え得るのであり、第3実施例もそ の一例に過ぎない。第1、第2、または第3実施例から さらに高性能化を目指した発展型、低コスト化を追求す る縮退型、各実施例相互の折衷型、従来技術のパッケー ジとの合成型等、枚挙し切れぬほど本発明の適用は広 10 V

【0312】ところで、上記実施例ではLCSP全体の 構成手段について述べてきたのであるが、下記では見方 を変えてフリップ チップ コネクション (FCC) と 外部端子に焦点を当てる。

【0313】図6は、本発明の第4実施例のCSPの横 断面構造透視図である。図5において、LCSP300 は、集積回路チップ310(図中の点線の四角形)、ラ ミネート配線基板 (図示せず)、外部端子330、アン ダーフィル (図示せず)、エンカプスラント340から 20 構成されている。チップ310は同サイズの基板へFC C320~326によりフリップ チップ接続されてい る。FCC320~326 (点線の円) は、基板の配線 またはヴァイア/スルー ホール (VH/TH) を介し て端子330 (実線の円) へ相互接続されている。エン カプスラント340は基板の表面と側面を保護してい

【0314】チップ310は、例えばMPUを構成する 大規模集積回路素子から成る。チップ サイズは15~ 25mm角の正方形、またはその前後の長方形である。 30 チップ310の接続パッドの配列ピッチ、すなわちFC C320~326の接続ピッチは最密部において約50 μmから約300μmである。

【0315】FCC320~324はチップ310の表 面の一部に局在し、群を成している。これらの群では、 信号接続とパワー/グランド接続が交互または幾つか置 きに配されている。FCC325、326は表面の縦横 に格子縞状に並行し、格子縞は概略均等なインターヴァ ルで配列されている。主としてパワー/グランドへの接 統を担っている。

元アレイ状に離散し、均等なピッチ0.3~1.0 mmで 配列されている。端子330とFCC320~326の 相互接続には配線またはVH/THが介在しており、応 力乃至耐湿性等に対する配慮に怠りはない。 配線及びV H/THは、相互接続を行なうに十分なピッチを以てル ーティングされている。

【0317】本第4実施例のLCSP300によれば、 チップ310上の所望の箇所から接続パッドすなわちF ○○320~324を取り出せる効果がある。例えばチ 51

タフェース ユニット、ロード/ストア ユニット、メ モリ マネージメント コニット、オンチップ キャッ シュ等から直接信号を入出力できる。チップの中央の回 路ユニットから周辺の接続パッドまでの迂回配線が不要 となり、チップ上の配線層を減らせることにより、チッ プ コストを低減できる。さらに、チップ上の迂回配線 による信号伝播ディレイを削減できるので、例えば外部 キャッシュ メモリとのアクセス時間が短縮できる。既 に第2実施例の説明で述べたようにイントラチップ ハ イウェイによりチップ上の重負荷バスを代行することに 10 より、チップ内部動作周波数の向上に効果がある。チッ プ配線は~1 n s/c mであり、基板配線は~0.1 n s/cmであるから、キャッシュ アクセスやオンチッ プ バスにおけるディレイ短縮効果は、特に数100M H2以上のクロック周波数で動作するチップにおいて非 常に有り難い。

【0318】FCC325、326及びFCC320~324の一部は、LCSP300の基板のパワー/グランド プレーンへ接続され、チップ310の内部へ均一旦つ十分な給電を行なう。電源インピーダンスが低いことにより、同時切替ノイズによる電源電圧の揺動が低減される。FCC320~324が接続されるプレーンは、回路ユニット毎に分割されており、電源ノイズの伝播を防ぐ。なお、FCC320~326はプレーンから多数取り出せることから、これらと端子330は多対1対応である。端子330のサイズはFCC320~326より大きい故、前者の数を後者より域にても支障はない。

【0319】 LCSP300の端子330は、回路ユニットのレイアウトに対応して局在するFCC320~324の群を、所定の標準的な配列ピッチに変換し、分散する機能を有する。これにより、チップ310の仕様に応じたFCC320~324の偏在と密集が許容されると共に、PWBへのLCSP300の実装設計及び設備の負担を軽減できる。

【0320】このように、本発明によるLCSPは、単にパッケージとしての性能に留まらず、チップの高性能化と低コスト化を具現する効果を奏する。

【0321】ここからは、本発明によるLCSPのプリント配線基板 (PWB) 等への実装について説明する。 LCSP自体のパッケージングと区別するため、セカンドレヴェル パッケージング (Second Level Packaging: SLP) と呼ぶ。

【0322】図7は第5実施例のセカンド レヴェルパッケージング (SLP) の縦断面構造図である。ここでは、LCSPと他のパッケージとを共にセカンド レヴェルの配線基板へ実装した場合の一例として、プロセッサ システム ボードの代表的な構成を示す。

【0323】図7において、SLP400は、ラミネートーバースド チップ サイズ パッケージ (LCS

P) 410、420、プラスチック・ボール グリッド アレイ パッケージ (Plastic Ball G rid Array Package: PBGA) 43 0、スィン スモール アウトライン パッケージ (T hin Small Out-line Packag e:TSOP) 440、二次配線基板500から構成さ れている。

【0324】LCSP410はマイクロプロセッサ(MPU)から成る。パッケージ サイズは20mm角、実装時の高さは1mmである。外部端子411は、ピッチ0.6mm、マトリクス30×30、900ピンの半田ボール グリッド アレイから成る。LCSP410の背面には、空冷フィン550が熱伝導グリースにより取り付けられている。

【0325】複数のLCSP420は外部キャッシュ (SRAM)から成る。LCSP410に対して密接し で配置されている。サイズは16×8mm²、高さは0. 5mmである。端子は、ピッチ0.6mm、マトリクス 23×10、230ピンの金/ニッケル パンプのラン 20 ド グリッド アレイ (LGA) から成る。LCSP4 20の背面には、厚さ0.5mmの窒化アルミ製ヒート スプレッダ560を介して、LCSP410と共通の フィン550が取り付けられている。

【0326】PBGA430はシステム コントロール コニット (SCU、CMOSゲート アレイ)から成 る。MPU (LCSP410)とメイン ストレージ (TSOP440)間のデータ転送を制御する。サイズ は36mm角、高さは2mmである。端子431は、ピ ッチ1.27mm、マトリクス27×27、729ピン の半田ボールのBGAから成る。PBGA430にはチ ップがフェース ダウンで実装されており、背面に空冷 フィン570が熱伝導グリースにより取り付けられてい

【0327】複数のTSOP440はメイン ストレージ (MS、DRAM) かち成る。サイズは $16 \times 10 \text{ m}$ m²、高さは1 m mである。端子441は、ピッチ0.5 m m、32×2辺、64ピンのリード フレームから成る。チップはリードーオンーチップ構造により実装されている。

40 【0328】端子411、431、441は、クリーム 半田印刷と一括リフローにより二次基板500へ接続さ れている。LCSP420のLGAは、クリーム半田を リフフローした半田ジョイント421により二次基板5 00へ接続されている。

【0329】二次基板500は、追加積層したアドヴァンスト部分510とベース部分520から成るラミネート基板である。全体の厚さは約1.5mmである。

【0330】アドヴァンスト部分510は、LCSP4 10、420、PBGA430、及びTSOP440か 50 らの配線引き出しと、これら相互の高速、多チャネルの 信号配線を担う。アドヴァンスト部分510では、ベー ス部分520の上にパワー/グランド プレーン2層、 内層信号配線4層、外層配線1層、合計7層を積み重ね ている。導体の厚さは18μm、ライン幅50μm、ラ イン ピッチ100μmで配線が形成されている。誘電 層は、誘電率3.7、厚さ75μmのエポキシ接着フィ ルムから成る。誘電層を貫通し導体層間を接続するヴァ イア ホール (VH) の直径は100μmである。

【0331】ベース部分520は、アドヴァンスト部分 分520は一般的なエポキシーガラス布銅張り積層基板 である。導体層6層と誘電層5層から成る。標準導体厚 さは $18\mu m$ 、ライン幅は $80\mu m$ 、ライン ピッチは 160μmであり、100mil基本格子ではピン間5 チャネルが可能である。誘電層は、誘電率4.8、厚さ 0.2 mmのエポキシーガラス布基材から成る。直径 0. 3 mmのヴァイア/スルー ホール (VH/TH) が形 成できる。

【0332】ところで、第5実施例では、LCSP41 0、420、PBGA430、TSOP440のパーン 20 イン試験を行なった後、プロセッサ システム ボー ドを組む。特に、LCSP410と420の試験では、 微細な半田ボールやランドから成るエリア アレイ端子 に対して安定な接触を得るため、スプリング コンタク トや導電性エラストマから成る検査ソケットを用いる か、または検査基板に端子を仮半田付けする。このソケ ットを取り付ける基板や仮付け基板には、耐熱性が高 く、端子ピッチより十分狭いライン幅を有する基板(す なわち二次基板200の一部を切り出したような基板) を用いる。

【0333】本第5実施例のSLP400によれば、二 次基板500ヘアドヴァンスト部分510を設けること によって、MPU(LCSP410)、キャッシュ(L CSP420)、SCU (PBGA430)、及びMS (TSOP440) 相互間のインターコネクションを高 密度化且つ高速化できる効果がある。しかも、二次基板 全層にファイン パターンを形成するより、追加積層す るアドヴァンスト型基板の方がコスト上昇を抑えられ る。

【0334】アドヴァンスト部分510では、狭ピッチ 配線によりLCSP410及び420の端子間で2チャ ネルの配線を引くことができ、微細なVHにより配線領 域への制限を減じて外層配線から内層配線へ接続でき る。したがって、多ピンを擁するLCSP410及び4 20の接続に足る十分な配線キャパシティが得られる。 【0335】LCSP410と420はパッケージ内部 配線長が短い上、両者は近接して配置されている。二次 基板500の十分な配線キャパシティによって、余分な 迂回配線を行なう必要はない。アドヴァンスト部分51 Oの誘電率はベース部分520より低減している。した 50 シリコン基板を用い、追加積層部分にラミネートまたは

がって、パッケージ相互間の伝播ディレイを大幅に短縮 できる。特に、MPU (LCSP410) とキャッシュ (LCSP420) のアクセス時間や、MPUとSCU (BGA430) 間のレイテンシを縮めることができ、 プロセッサのシステム性能が向上する。

【0336】端子411及び半田ジョイント421に加

54

わる熱応力は、LCSP410と420のラミネート基 板の熱膨張係数を適切に設定することによって低減でき る。 微細なピッチ 0.6 mm でも信頼性は十分である。 510より低速な信号配線と電源供給を担う。ベース部 10 この理由は、「発明の解決手段」の欄で既に詳しく説明 した通りである。LCSP410やLCSP420のフ リップ チップ コネクション (FCC、直径~0.1 mm) に対する端子直径(直径~0.3 mm) の比率を γ~3、チップと二次基板500の熱膨張係数をそれぞ $ha_0\sim 3ppm/K$, $a_2\sim 15ppm/K&UT$, L CSP基板の熱膨張係数 α_1 が $(\gamma \alpha_0 + \alpha_2)/(\gamma + 1)$ =6 $\leq \alpha_1 \leq (\gamma \alpha_0 + 7 \alpha_2) / (\gamma + 7) = 11$ を満た す。これにより、FCCと端子411やジョイント42 1の熱疲労寿命がパランス良く向上する。

> 【0337】ついでに述べておくと、端子411及び半 田ジョイント421の信頼性を極度に必要とする場合に は、LCSP410、420と二次基板500の間に樹 脂を充填する。コスト アップは止むを得ない。また、 FCCの寿命が十分保証されている場合には、LCSP ・基板及び二次基板として同じ熱膨張係数の部材を用いる ことにより、端子をさらに微細化し、延命することが可 能になる。

【0338】LCSP410と420の放熟は、フィン 550とヒート スプレッダ560により効率良く行な 30 える。ヒート スプレッダ 5 6 0 は、LCS P 4 1 0 と 420の高さの差異を埋める。 LCSP410と420 がフィン550を共有することにより、両者の実装間隔 を広げずに済む。熱伝導グリースの厚さを0.1mm程 度に調整することにより、LCSP410からフィン5 50までの熟抵抗を0.2℃/W、からフィン550ま での熱抵抗を0.8℃/Wに抑制できる。強制空冷によ りフィン5 50の熱抵抗を2℃/W以下に容易に低減で きるので、MPU (LCSP410) とキャッシュ (L CSP420) の総発熱量として30~40Wを許容で 40 きる効果がある。逆に言えば、チップの温度上昇を抑制 でき、誤動作を防止できる。

【0339】以上説明したように、第5実施例のSLP 400により、LCSP410と420の多ピン、小 型、高速という特長を活かして、高密度、高速、高信頼 のプロセッサ システム ボードを実現することができ

【0340】二次基板の種類として、第5実施例に用い たアドヴァンスト型ラミネート基板500の他、ベース 部分としてラミネート基板、厚膜セラミック基板または 薄膜デポジションを行なう基板を用いることが可能であ る。追加積層部分を設けない場合もある。これらの中か ら要求仕様に応じて選択する。

55

【0341】セラミック基板の材料は、アルミナ、窒化 アルミ、ムライト、ガラスーセラミック等が用いられ る。前三者の導体はタングステンやモリブデン、後者に は銅やが金、銀から成る。誘電率はラミネート基板に比 べて高く、5~10の範囲にある。通常では層厚0.2 mm、ライン ピッチ0.4mm、VH径0.2mm、特 別なら層厚 0.1 mm、ピッチ 0.2 mm、VH径 0.1 mm程度の形成が可能である。

【0342】セラミック基板の熱膨張係数(4~7pp m/K) はチップ (3 ppm/K) に近いので、LCS P端子の微細化に有効である。但し、ライン幅が広いこ とにより層数が多くなるので、ラミネート基板に比べて 数倍程度コスト高になる。このほか、二次基板としてセ ラミック基板の長所は、他の基板に比べて熱伝導率、耐 熱性、及び機械強度が高いこと、完全な気密封止を行な えること、高抵抗体や高誘電率体を形成し易いこと等で ある。二次基板に終端抵抗や大容量のデカップリング キャパシタを作り込むことにより、LCSP基板の効果 と合わせて低ノイズ化できる。

【0343】薄膜多層配線は、セラミック基板、シリコ ン基板、またはメタル基板の表面上に形成される。単独 では存しない。導体は銅、金、アルミ、誘電体はポリイ ミド、酸化珪素等から成る。薄膜配線(蒸着やスパッタ とエッチング加工)は、ラミネート基板(めっきとドリ ル加工)やセラミック基板(印刷とパンチ加工)に比べ て最も微細化が可能であるが、4~10層以上の多層化 は困難である。ライン幅やVH径として10~25μ m、ピッチ50~100μmの形成を行なえる。

【0344】配線やVHの微細化に関して、上述したL CSP基板や二次基板に用いられているアドヴァンスト 型ラミネート基板では、薄膜配線との差がなくなりつつ ある。これは、接着フィルム、感光性樹脂のビルドアッ プ、または転写等による積層技術と、フォトヴァイア ホールやレーザによる微細穴加工技術の発達による。し かも、アドヴァンスト型ラミネート基板は、薄膜配線の ような真空処理を行なわず、大面積一括加工を行なえる P基板と同じ設備によって製作できるので、薄膜配線や セラミック基板に比べて余分な設備投資を必要としな

【0345】多ピン且つ狭ピッチのLCSPを使いこな すために、二次基板として何を用いるかは、最狭ピッチ 少層の薄膜配線、狭ビッチ多層のラミネート基板、広ビ ッチ多層の厚膜セラミック基板、これらの組合せ等の中 から、上述の長所と短所を勘案して選定する。

【0346】なお、第5実施例ではSLPの代表例とし てプロセッサーシステム ボードを取り上げたが、他の 50 スラント616はエポキシ系モールド樹脂から成る。パ

情報機器や民生機器を構成し得ることは言うまでもな い。例えば、LCSPが薄型、小型であることを活用し て、携帯型の電話、カメラー体型ビデオ テープ レコ ーダ、テレビ等に適用することができる。この際には、 二次基板として薄型、軽量であることが求められ、プリ ント配線基板の他に例えばフレキシブル基板やガラス基 板等が用いられる場合がある。また、より高性能化を図 るため、ボードへLCSPを実装するのではなく、SL Pとしてマルチチップ モジュールを構成することがで 10 きる。

【0347】図8は、本発明の第6実施例のSLPの縦 断面構造図である。ここでは、LCSPと他のパッケー ジとによりマルチチップ モジュールを構成した場合の 一例として、プロセッサ モジュールの代表的な構成を 示す。

【0348】図8において、SLP600は、LCSP 610、3個のフィルムーオンーチップ スタック パ ッケージ (Film-On-Chip Stack P ackage:FOCS) 620、モジュール基板 (二 20 次配線基板) 630、放熱フィン640から成るマルチ チップ モジュール (Multichip Modul e:MCM)であり、ボード(三次配線基板)700へ 実装されている。3個のFOCS620のうち、2個は 隠れて見えない。

【0349】LCSP610は、マイクロプロセッサ

チップ (M PU) 611、パッケージ基板 612、アン ダーフィル 6 1 3、ダイレクト スルー ホール (DT H) 614、パッケージ端子615、エンカプスラント 616から成る。第1実施例と同様の手段により、チッ 30 プ611は、アンダーフィル613により基板612へ フリップ チップ ダイ アタッチ (FCDA) され、 DTH614により基板612の配線層へ接続され、端 子615へ相互接続されている。エンカプスラント61 6は、端子615とチップ611の背面を除いて、チッ プ611と基板612の表面と側面を封止している。 【0350】チップ611はシリコン大規模集積回路か ら成り、サイズは17.7×18.2×0.3 mm³であ る。基板612はマレイミド系樹脂の銅クラッド ラミ ネート多層配線基板(誘電率3.8)から成り、サイズ ので、コストを数分の一に抑えられる。その上、LCS 40 は $18.5 imes 18.5 imes 0.2 ext{mm}^3$ である。配線やヴァイ ア/スルー ホール (VH/TH) は簡単のため図示し ていない。アンダーフィル613は基板612と同様の 材料から成る接着フィルムであり、チップ611を封止 している。DTH614は銅めっきから成り、チップ6 11の接続パッドから直にアンダーフィル613を貫通 し、基板612の配線層に達している。端子615は錫 /アンチモン半田(固相融点232℃)から成り、ピシ チ0.6mm、マトリクス29×29、計841ピンの ボール グリッド アレイ (BGA) である。エンカプ

ッケージ サイズは、端子615を含めて19×19× 1 mm³である。

【0351】FOCS620は、4個の外部キャッシュ 用SRAMチップ621、4枚のパッケージ基板62 2、DTH623、ベース基板624、インターフィル 625、スルー ホール (TH) 626、パッケージ端 子627、エンカプスラント628から成る。第1実施 例や第3実施例に示したダイレクト スルー ホール接 続手段を応用して、チップ621は、パッケージ基板6 22ヘフリップ チップダイ アタッチ (FCDA) さ れ、DTH623により基板622の配線層へ接続され ている。4組のチップ621付き基板622とベース基 板624は、インターフィル625によりスタックさ れ、TH626により互いに接続され、端子627个相 互接続されている。エンカプスラント628は、端子6 27を除き、基板622と624の表面と側面を封止し ている。なお、FOCS620は3個あるので、チップ 621は合計12個用いられている。

【0352】チップ621はシリコン大規模集積回路か ら成り、サイズは $7.2 \times 14.1 \times 0.1 \text{ mm}^3$ である。 裏面から薄型に研磨されている。 基板622はポリイミ ド接着フィルムの多層配線基板(誘電率3.3)から成 り、サイズは $1.7 \times 1.7 \times 0.05 \,\mathrm{mm}^3$ である。アンダ ーフィルを兼ねており、チップ621の表面を封止して いる。配線とヴァイア/スルー ホール (VH/TH) は簡単のため描いていない。 DTH623は銅めっきか ら成り、チップ621の接続パッドから直に基板622 を貫通し、配線層に達している。ベース基板624は基 板622と同様のポリイミド多層配線基板から成り、サ イズは $1.7 \times 1.7 \times 0.1 \text{ mm}^3$ である。インナーフィル 625は基板622と同様の接着材料から成るフィルム であり、4枚の基板622と624の間を互いに充填し ている。TH626は銅めっきから成り、4枚の基板6 22と624を貫通し、互いに接続している。端子62 7はLCSP610と同じ錫/アンチモン半田から成 り、ピッチ0.6 mm、マトリクス 27×27、計72 9ピンのBGAである。エンカプスラント628はエポ キシ系モールド樹脂から成る。パッケージ サイズは、 端子627を含めて18×18×1.3 mm3である。な お、フィルムーオンーチップ スタック パッケージと いう名称は、チップ621の上にフィルム基板622が 接続され、これらを積み重ねたことに由来する。

【0353】モジュール基板630は、マレイミドース チリル系樹脂から成る銅クラッドラミネート多層配線基 板(誘電率3,7)である。追加積層したアドヴァンス ト層631とベース層632により構成されている。サ イズは53×53×1.8mm³である。アドヴァンスト 層631は、信号層6層と給電層その他含めて計11層 から成り、主としてLCSP610とFOCS620間 のインターコネクションを担っている。バース層632 50 割、ディレイを約2割削減できる。しかも、三次元スタ

は、信号層4層、紿電層、銅コア、その他含めて計10 層から成り、主として給電と、パッケージ端子615、 627からモジュール端子633への接続を担ってい る。基板630の底面の端子633は、鉛/錫共晶半田 (融点183℃) から成り、ピッチ1.27mm、マト リクス34×34、計1156ピンのBGAである。 【0354】放熱フィン640はアルミニウムから成 り、LCSP610のチップ611の背面とFOCS6 20の上面へ熱伝導グリースにより取り付けられてい る。フィン640には、LCSP610とFOCS62 Oの高さの違いに配慮して熱抵抗を下げるため、LCS P610側に凸部が設けられている。フィン640は、 幅4mmのラバー フレームによりモジュール基板63 0へねじ止めされている。

【0355】ボード700は、エポキシ系樹脂から成る 銅クラッド ラミネート多層配線基板 (誘電率4.8) であり、合計22層で構成されている。そのサイズは2 5×30×0.27cm3であり、モジュール端子633 から外部、例えば他のモジュールやメイン ストレー 20 ジ、さらにボード700の外部等へのインターコネクシ ョンと、給電を受け持っている。

【0356】本第6実施例のSLP600によれば、高 密度且つ多層の二次基板630を用いることにより、M PU (LCSP610) とキャッシュ (FOCS62 0) から成る高性能プロセッサ モジュールを構成でき る。

【0357】二次基板として、モジュール基板630 は、端子数が非常に多いパッケージ相互のインターコネ クションを行なうに十分な配線キャパシティを擁してい る。第6実施例のようにパッケージング レベルを二次 と三次に区切り、モジュール基板(二次)とボード(三 次) に分割する方が、二次基板としてボード全体を高密 度、多層化する場合に比べて、歩留まりを向上し、コス トを抑制できる。モジュール端子633のピッチは、従 来の標準的なBGAパッケージと同一であり、ボード7 00として一般仕様のプリント配線基板を用いることが できる。また、モジュール基板とボードに分割したこと により、モジュール毎に検査や補修を行なうことがで き、信頼性と作業性が向上する。

【0358】このモジュール基板630へ、本発明に基 づくLCSP610を実装し、その上本発明のDTH接 続を応用して4個のチップ621を三次元的に積層した FOCS620を搭載する。これにより、モジュール全 体の実装面積を低減し、さらにMPU(LCSP61 0) とキャッシュ (FOCS620) 間の伝播ディレイ を短縮できる。例えば、一般的なメモリ パッケージを 平面的に12個配置した場合と比べて面積を約7割、デ ィレイを約5割削減できる。チップ621をLCSPに 収めて平面的に配置した場合と比べても、面積を約3

ックしたFOCS620の内部で4個のチップ621へ の分配配線を行なうので、平面配置でそれぞれのメモリ パッケージへ個別に配線した場合に比べると、モジュ ール基板の配線本数を減らすことができる。

【0359】パッケージ基板612、622、ベース基 板624、モジュール基板630、及びボード700に は、アンダーフィル613やインナーフィル625によ るDTH614、DTH623、TH626の延命効果 を考慮した上で、所定の範囲の熱膨張係数を有する材料 ジ端子615、DTH623とパッケージ端子627、 及びモジュール端子633の熟疲労に対する信頼性を十 分確保できる。また、端子615、627、633の半 田付け温度階層に対応して、所定のガラス転移温度を有 する基板612、624、630、700を用いること により、これらの耐熱性を向上できる。

【0360】LCSP610とFOCS620の放熱に 関しては、フィン640により効率良く行なえる。チッ プ611は約20~30W、4個のチップ621は10 ~20Wの発熱量を有しているが、コストの高い水冷で なくとも強制空冷により冷却できる。空冷方法として は、モジュール基板630より大きな面積のフィンを用 いるより、フィン640上部にダクトを設ける方が熱抵 抗を約1℃/Wまで低減できる。しかも、ボード700 へのモジュール実装面積が低減できるので、他のモジュ ール等への伝播ディレイを短縮できる効果がある。な お、LCSP610やFOCS620とフィン640と の間隔は、ラバー フレーム641の弾力性と熱伝導グ リースの粘性により適切に保たれており、熟抵抗のばら つきが少ない。さらに、フィン640とモジュール基板 630の熱膨張差による応力がLCSP610やFOC S620に加わることがなく、パッケージ端子615と 627へ悪影響を及ぶことはない。

【0361】このように、第6実施例のSLP600 は、マルチチップ プロセッサ モジュールとして高性 能、高信頼、且つ低コスト化を達成できる効果がある。 なお、ここに示したものは我々が本発明を実施した製作 品のほんの一例であり、チップ仕様やシステム仕様等に よって他の構成を取り得る。例えば、モジュール基板と して厚膜多層セラミック基板や薄膜多層基板等を適用 し、モジュール端子としてピン グリッド アレイ、カ ラム グリッド アレイ等を採用することが可能であ る。LCSPのサイズや端子数、基板のサイズや層構成 等は、本発明の適用先と目標に応じて任意に設計すべき である。

【0362】以上、本発明につき第1実施例から第6実 施例を通じて説明してきた。本発明は、LCSPの多ピ ン、小型、高速、高信頼、低コスト化のみならず、SL Pにおいても高性能、高信頼、低コスト化を具現し、パ ッケージング技術への多大なる貢献と広範なる適用を提 50 【0375】本発明の手段(8)によれば、VHATH

供する。

[0363]

【発明の効果】本発明の手段(1)によれば、チップ サイズと同等に小型であり、多ピン、高速、高信頼性、 低コストのLCSPが得られる。

60

【0364】エリア アレイのFCCにより高密度のチ ップ接続が行なわれ、十分な配線キャパシティを擁する 基板によりFCCが外部端子へ接続され、エリア アレ イの外部端子によりPWBへの高密度の接続が行なわれ を選定してある。これにより、DTH614とパッケー 10 るので、信号とパワー/グランドのための十分な端子数 を確保でき、LCSPが多ピン化する。

> 【0365】ラミネート基板により低誘電率且つ低抵抗 の配線を行なえ、チップ中央から取り出せるFCCによ りパッケージ内部配線長が短縮されるので、伝播ディレ イが低減される上、インダクタンスによる高周波ノイズ が抑制されて、LCSPが高速化する。

【0366】アンダーフィルによりFCCに加わる熱応 力が分散され、所定の熟膨張係数と弾性をもつ基板によ り端子への熱応力の偏りが抑制され、基板の配線やVH 20 / THの適切な配置により端子からFCCの方へ伝達す る応力が緩和されるので、LCSPの信頼性が向上す る。

【0367】エンカプスラントにより基板表面にある配 線やVH/THの接合界面からの吸湿が防止され、配線 やVH/THのルーティングにより吸湿経路が曲折する ので、LCSPの耐湿性が向上する。

【0368】インタポーザ基板によりチップへのプロセ ス負担が軽減され、FCCにより一括してチップ接続を 実施でき、有機材料により高性能基板が容易に実現でき 30 るので、LCSPが低コスト化する。

.【0369】本発明の手段(2)によれば、端子位置の シフトにより端子近傍からチップの方向へ直に向かう応 力や吸湿が回避されるので、信頼性が向上する。

【0370】本発明の手段(3)によれば、FCCと端 子間を迂回する相互接続経路により応力が分散され、水 分の浸入が困難になるので、信頼性が向上する効果があ

【0371】本発明の手段(4)によれば、VH/TH の埋め込みにより応力や湿度に対する信頼性が高まり、 40 基板の配線密度が向上するので多ピン化できる。

【0372】本発明の手段(5)によれば、FCCや端 子のコンプラアンスにより応力が吸収されるので、信頼 性と検査性が向上する。

【0373】本発明の手段(6)によれば、FCCと熱 膨張係数が整合したアンダーフィルにより応力が面全体 に分散されるので、信頼性が向上する。

【0374】本発明の手段(7)によれば、所定の熱膨 張係数をもつ基板によりFCCと端子の疲労寿命レベル が揃うので、LCSP全体の信頼性が向上する。

の微細化により吸湿が起こり難くなる上、チップ接続と 端子が多ピン化する。

【0376】本発明の手段(9)によれば、THを覆う エンカプスラントにより水分の浸入が阻止され、耐湿性 が向上する。

【0377】本発明の手段(10)によれば、スタック トVHにより吸湿が減少する上、配線密度が向上するの で、LCSPが多ピン化する。

【0378】本発明の手段(11)によれば、基板内に 配線を隠すことにより、湿度、酸化、ショートから守ら れるので、信頼性と取り扱いが改善される。

【0379】本発明の手段(12)によれば、基板表面 からチップ側面までをカバーするエンカプスラントによ り、湿度や損傷に対する安全性が向上する。

【0380】本発明の手段(13)によれば、小径の非 貫通IVHにより端子数が増大し、IVHの誘電層によ り基板表面が保護されるので、多ピン化と高信頼化がは かれる。

【0381】本発明の手段(14)によれば、IVHに より多数のFCCが取り出され、基板からアンダーフィ ルへの水分の浸入が防がれるので、LCSPの多ピン 化、高信頼化がはかれる。

【0382】本発明の手段(15)によれば、LCSP 全体のコプライアント構造により応力が吸収されるの で、信頼性と検査性が向上する。

【0383】本発明の手段(16)によれば、低誘電層 により短時間に信号が伝送され、高誘電層により電源ノ イズが低減されるので、LCSPが高速化する効果があ る。

【0384】本発明の手段(17)によれば、整合抵抗 30 により信号が終端されるので、反射ノイズが低減する。

【0385】本発明の手段(18)によれば、イントラ チップ ハイウェイによりチップ内部同士が高速に結ば れるので、回路動作が高速化する。

【0386】本発明の手段(19)によれば、端子より 多数のFCCによりチップに対して十分に給電が行なわ れ、しかも端子数は適切に保たれるので、LCSPの適 正な活用がはかれる。

【0387】本発明の手段(20)によれば、任意に選 べるFCCの配置により、チップ内部の機能ユニットか ら端子までの配線長が短縮されるので、LCSPが高速 化する。

【0388】本発明の手段(21)によれば、LCSP の底面全体から端子が取り出されるので、多ピン化がは かれる。

【0389】本発明の手段(22)によれば、端子ピッ チが規格化されるので、LCSPを実装するPWBのレ イアウト設計が行ない易くなる。

【0390】本発明の手段(23)によれば、標準的な

の実装装置における取り扱いが簡便になる。

【0391】本発明の手段(24)によれば、チップ背 面から放熱部までの熱抵抗が下がるので、チップの温度 が低下し、回路動作の信頼性が向上する。

【0392】本発明の手段(25)によれば、基板のT HとFCCを兼ねるDTHにより、短い接続長でチップ 接続が行なわれるので、低コスト化と高速化がはかれ

【0393】本発明の手段(26)によれば、基板とは 10 別個のパンプによりチップ接続が行なわれるので、LC SPの製造プロセスの自由度が増す。

【0394】本発明の手段(27)によれば、LCSP の構造が簡易になり、部材数が減るので、薄型化が可能 になる上、製造コストを低減できる。

【0395】本発明の手段(28)によれば、マルチチ ップLCSPにより複数のチップを一括して取り扱える ので、PWBへの実装が簡便になる。

【0396】本発明の手段(29)によれば、所定のラ ミネート基板により配線キャパシティの必要量が確保さ 20 れ、熱応力が低減されるので、LCSPの多ピン化と高 . 信頼化がはかれる。

【0397】本発明の手段(30)によれば、高密度、 多層のアドヴァンスト型ラミネート基板の採用により、 配線やVH/THの収容量が増加するので、LCSPが 多ピン化する。

【0398】本発明の手段(31)によれば、基板、ア ンダーフィル、エンカプスラントの構成材料の低誘電率 化、低熱膨張化、低吸湿率化等を行なうことにより、L CSPの高速化と高信頼化がはかれる。

【0399】本発明の手段(32)によれば、配線やV H/THの信号配線の低抵抗化に加えて、低熱膨張化、 高熱伝導化、接合強度の向上、終端抵抗形成等の機能が 付与されるので、LCSPが高速化し、信頼性が向上す る。

【0400】本発明の手段(33)によれば、FCCや 端子の耐酸化性、リフロー性、低抵抗接触、コンプライ アンス等が得られるので、LCSPの取り扱いと検査性 が向上する。

【0401】本発明の手段(34)によれば、パリア 40 メタル層により良好な半田付けが行なわれ、半田付けの 繰り返しが可能になるので、製造歩留まりと検査性が向 上する。

【0402】本発明の手段(35)によれば、FCDA と同時にアンダーフィルが形成されるので、工程数が減 り、LCSPの低コスト化がはかれる。

【0403】本発明の手段(36)によれば、アンダー フィルとエンカプスラントが同時に形成されるので、プ ロセス コストが削減される。

【0404】本発明の手段(37)によれば、保護フィ パッケージ サイズが決まるので、選撥並びにPWBへ 50 ルムの接着によりエンカプスラントの形成が簡略化され

62

るので、低コスト化がはかれる。

【0405】本発明の手段(38)によれば、エンカプ スラントと連続して開口が形成されるので、プロセスを 変更する手間が省け、コスト削減がはかれる。或いは、 端子の一部もエンカプスラントにより封止されるので、 耐湿性が向上する。

【0406】本発明の手段(39)によれば、高アスペ クト比の導体が形成され、VH/THの内部が充満され るので、LCSPの多ピン化と高信頼化がはかれる。

【0407】本発明の手段(40)によれば、高密度配 10 図。 線をもつ二次基板により多ピンのLCSPの相互接続が 行なわれるので、フォロウィング レベル パッケージ ングとしての高性能化がはかれる。

【0408】本発明の手段(41)によれば、高速且つ 多数本のアドヴァンスト配線によりLCSPの性能が引 き出され、低密度だが低コストの基板ベースにより給電 等が行なわれるので、高性能化と低コスト化の両立がは かれる。

【0409】本発明の手段(42)によれば、LCSP と別個のパッケージ間の伝播ディレイが短縮されるの で、両者のシステマティックな性能が向上する。

【0410】本発明の手段(43)によれば、二段構え のデカップリング キャパシタにより電源ノイズが削減 されるので、LCSPの高速動作を行なえる。

【0411】本発明の手段(44)によれば、チップと LCSP基板と二次基板の熱膨張係数を所定の関係に保 つことにより、FCCと端子の信頼性が同じレベルにな るので、LCSPが総合的に高信頼化する。

【0412】本発明の手段(45)によれば、FCCの 寿命が十分であれば、同質のLCSP基板と二次基板を 30 用いることにより端子ピッチを狭められるので、LCS Pがさらに多ピン化する。

【0413】本発明の手段(46)によれば、低誘電 率、ファイン ピッチ、多層配線が可能な二次基板によ り、LCSPが高速、高スループット化する。

【0414】 本発明の手段 (47) によれば、端子より 低融点の半田ジョイントによって一括リフローやリペア が容易になるので、プロセス コストの削減がはかれ

グやエラストマのコンプライアンスにより端子とソケッ トが安定に接触するので、検査性が向上する。

【0416】本発明の手段(49)によれば、LCSP と別個のパッケージに用いる放熱部品の個数と設置スペ ースが減るので、放熱部が小型化する。

【0417】本発明の手段(50)によれば、二次基板 上でプロセッサLCSPとメモリパッケージが高速に協 調動作するので、プロセッサ モジュールとして高性能 化する。

【0418】本発明の手段(51)によれば、メモリレ 50 0…ラミネートーベースド チップ サイズパッケー

CSPが二次基板上に高密度実装されるので、メモリ モジュールとして小型化且つ大容量化できる。

【図面の簡単な説明】

【図1】本発明の第1実施例のラミネートーベースド チップ サイズ パッケージの斜視断面構造図。

【図2】本発明の第1実施例のラミネートーベースド チップ サイズ パッケージの縦断面構造図。

【図3】本発明の第1 実施例のラミネートーベースド チップ サイズ パッケージの製造プロセスを説明する

【図4】本発明の第2実施例のラミネートーベースド チップ サイズ パッケージの縦断面構造図。

【図 5】 本発明の第3 実施例のラミネートーベースド チップ サイズ パッケージの縦断面構造図。

【図 6】 本発明の第4 実施例のラミネートーベースド チップ サイズ パッケージの横断面構造図。

【図7】本発明の第5実施例のラミネートーベースド チップ サイズ パッケージの縦断面構造図。

【図8】本発明の第6実施例のラミネートーベースド 20 チップ サイズ パッケージの縦断面構造図。

【図9】従来公知例のセラミック チップ サイズ パ ッケージの縦断面構造図(同図(A))と、従来公知例 のテープ チップ サイズ パッケージの縦断面構造図 (同図(B))。

【図10】従来公知例のメタル チップ サイズ パッ ケージの縦断面構造図(同図(A))と、従来公知例の リードーオンーチップ チップ サイズ パッケージの 縱断面構造図(同図(B))。

【図11】本発明に拠らないラミネートーベースド チ ップ サイズ パッケージの縦断面構造図。

【符号の説明】

1…ラミネートーベースド チップ サイズ パッケー ジ、10…集積回路チップ、11…集積回路、12…接 続パッド、20…ラミネート配線基板、21,22,2 3, 24…導体層、25, 26, 27…誘電層、30… ダイレクト スルー ホール、31…インタースティシ ャル ヴァイア ホール、32…端子パッド、40…ア ンダーフィル、50…外部端子、60…エンカプスラン ト、61,62…開口、70,72…シート基板、71 【0415】本発明の手段(48)によれば、スプリン 40 …接着シート、80,81…穴、90…半田ボール、1 00…ラミネートーベースド チップ サイズ パッケ ージ、110…集積回路チップ、111,140…接続 パッド、120…ラミネート配線基板、121,12 2, 123, 124, 125, 126…導体層、13 1、132、133、134、135…誘電層、14 1, 142…インタースティシャル ヴァイア ホー ル、143、144…ヴァイア ホール、145…スル ー ホール、150…パンプ、160…外部端子、17 0…アンダーフィル、180…エンカプスラント、20


65

ジ、210…集積回路チップ、211…接続パッド、2 20…ラミネート配線基板、221…誘電層、222… 導体層、223…ダイレクト ヴァイアホール、230 …外部端子、240…エンカプスラント、300…ラミ ネートーベースド チップ サイズ パッケージ、31 0…集積回路チップ、320,321,322,32 3,324,325,326…フリップ チップ コネ クション、330…外部端子、340…エンカプスラン ト、400…セカンド レヴェル パッケージング、4 パッケージ、430…ボール グリッド アレイ パ ッケージ、440…スィン スモール アウトライン パッケージ、411、421,431,441…外部端 子、500…二次配線基板、510…アドヴァンスト部 分、520…ベース部分、550,570…フィン、5 60…スプレッダ、600…セカンドレヴェル パッケ ージング、610…ラミネートーベースド チップ サ イズパッケージ、611…集積回路チップ、612…パ ッケージ基板、613…アンダーフィル、614…ダイ レクト スルー ホール、615…パッケージ端子、6 20 0…ラミネートーベースドチップ サイズ パッケー 16…エンカプスラント、620…フィルムーオンーチ ップ スタック パッケージ、621…集積回路チッ プ、622…パッケージ基板、623……ダイレクト スルー ホール、624…ベース基板、625…インナ ーフィル、626…スルー ホール、627…パッケー

ジ端子、628…エンカプスラント、630…モジュー ル基板、631…アドヴァンスト層、632…ベース 層、633…モジュール端子、640…放熟フィン、6 41…ラバー フレーム、700…ボード、910…セ ラミック チップ サイズ パッケージ、911…チッ プ、912…セラミック基板、913…パンプ、914 …パッド、915…ランド、916…ヴァイア ホー ル、917…封止樹脂、920…テープ チップ サイ ズ パッケージ、921…チップ、922…パッド、9 10,420…ラミネートーベースド チップ サイズ 10 23…テープ、924…配線層、925…リード、92 6…ヴァイア ホール、927…バンプ、928…接着 剤、929…保護枠、930…樹脂、940…メタル チップ サイズパッケージ、941…チップ、942… パッド、943…パッシベーション、944…金属配 線、945…フィルム、946…半田、947…インナ ー パンプ、948…パンプ、949…封止樹脂、95 0…リードーオンーチップ チップサイズ パッケー ジ、951…チップ、952…フィルム、953…リー ドフレーム、954…ワイヤ、955…封止樹脂、97 ジ、971…チップ、972…ラミネート基板、97 3、975、977…パッド、974…バンプ、976 …配線、978…ヴァイア ホール、979…スルー ホール、980…封止樹脂、981…パンプ。


66

【図1】




8


[図2]





[図3]





















[図4]




【図5】




[図6]



[図10]



2



[図7]






図10

[図8]



[図11]



フロントページの続き

(72) 発明者 結城 文夫

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72) 発明者 中西 敬一郎

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(72) 発明者 以頭 博之

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所內

(72) 発明者 西向井 忠彦

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所內

(72) 発明者 藤田 祐治

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内